数字逻辑与计算机组成_实验讲义 实验6 CPU 设计综合.pdf

实验 6 ：CPU 设计综合 一、实验目的 1、 掌握不同指令数据通路的实现方式。 2、 掌握 CPU 基本结构，并学习不同部件级联调试方法。 3、 掌握 RISC-V 汇编程序设计，并转换成机器代码的方法。 二、实验环境 Logisim-ITA V。 RARS：RISC-V 模拟器工具 /thethirdone/rars 三、实验内容 图 1 是支持 RISC-V 基本整数指令模块 RV32I 中9 条指令的单周期处理器原理图。 图 1 RV32I 单周期处理器原理图 图 1 中支持的9 条指令的指令格式及编码如表 1 所示。根据图 1 所示的原理图，设计实 现一个支持表 1 中 9 条指令的单周期处理器，并通过在该处理器上运行一个特定的程序来 验证处理器设计的正确性。