数字逻辑与计算机组成_实验讲义 实验2 组合逻辑电路设计实验.pdf

实验2： 组合逻辑电路设计实验 一、实验目的 1. 掌握组合逻辑电路的设计方法和步骤，实现译码器、编码器、ALU 等基本组合逻辑电路。 2. 掌握全加器的设计方法和原理，在全加器基础上实现一个4 位串行进位加法器。 3. 掌握Logisim 输入和输出组件的使用。 二、实验环境 实验室计算机启动时，进入Digital Design 平台，该平台下已经安装了Logisim 软件， 或者下载安装Logisim-ITA V：/p/logisimit。 三、实验内容 1. 根据以下3-8 译码器芯片74X138 的电路原理图，设计一个由逻辑门电路构成的3- 8 译码器，并对电路进行仿真测试，以验证电路的功能。 2. 根据以下给出的8-3 优先级编码器原理图，设计一个由逻辑门电路构成的 8-3 优 先级编码器，并将编码器输出连接到一个十六进制数码管，通过数码管的输出显示来验证和 测试电路。测试电路中可引入探针、分线器等，并增加电源和接地来连接数码管。 3. 设计一个全加器（FA），并在此基础上将4 个全加器串联成一个4 位串行进位加法 器。将输入、输出分别连接到16 进制数码显示管（Hex Digital Display）进行验证。 4. 设计一个如下图所示的由逻辑门电路、1