《集成电路版图设计》.ppt

集成电路设计基础;版图设计概述;版图设计流程;7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;选择工艺流程需要考虑的因素;7.1 工艺流程定义; TSMC的0.35?m沟道尺寸和对应的电源电压、电路布局图中金属布线层及其性能参数见表。;MOSIS为TSMC 0.35?mCMOS工艺定义的全部工艺层;新加坡Chartered 0.35?mCMOS工艺定义的全部工艺层;Feature size L=0.18um VDD 1.8V/2.5V Deep NWELL to reduce substrate noise MIM capacitor(1fF/um^2) Thick-top-metal for inductor 6 Metal 1 Poly Polycide resistor(7.5 Ohm/sq) High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq);7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;7.2 版图几何设计规则;1. 最小宽度(minWidth);TSMC_0.35?m CMOS工艺中各版图层的线条最小宽度;2. 最小间距(minSep);TSMC_0.35?m CMOS工艺版图各层图形之间的最小间隔;3. 最小交叠(min Overlap); X Y ;新加坡Chartered 0.35?mCMOS工艺设计规则;4. 设计规则举例;7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;8.3 图元;1. NMOS和PMOS;NMOS 俯视图;PMOS 俯视图;2. 电阻(Resistor);多晶硅电阻;多晶硅电阻（续）;有源层电阻;有源层电阻(续);阱区电阻;电容(Capacitance);互连(Interconnect);焊盘(Pad);7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;7.4 电学设计规则 ;电学设计规则描述;7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;7.5 布线规则;7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;7.6 版图设计;;3. 元件布局与布线;CMOS差动放大器单元电路设计版图的过程 ;;依次画出R1、并联的两只?MSF1和并联的两只?MCF1以及偏压等半边电路版图;CMOS差动放大器单元电路设计版图的过程;4. 版图设计注意事项;4. 版图设计注意事项（续1）;4 . 版图设计注意事项（续2）;4. 版图设计注意事项（续3）;4. 版图设计注意事项（续4）;7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交;7.7 版图验证;7.8 版图数据提交;有关Cadence Tools的使用; 有关Cadence Tools的使用（续）;本章习题