组合逻辑电路集成器件.pptxVIP

会计学; 常见的编码器有8线-3线（有8个输入端，3个输出端），16线—4线（16个输入端，4个输出端）等等。 例1：设计一个8线-3线的编码器 解： （1）确定输入输出变量个数:由题意知输入为I0～I78个，输出为A1、A2 、A3。 （2）编码表见下表：（输入为高电平有效）;第2页/共69页;;第4页/共69页;二、非二进制编码器（以二－十进制编码器为例）;例2：设计一个8421 BCD码编码器 解： 输入信号I0～I9代表0～9共10个十进制信号，输出信号为Y0～Y3相应二进制代码. 列编码表;该编码器为8421BCD码的编码器，当I8和I9为1时， Y3为1，前页所示真值表并非完全的真值表。 如果要化简，可以列出所有最小项的值，后面的全 为无关项。;第8页/共69页;第9页/共69页;三、优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别最高的信号进行编码。 例 3 电话室有三种电话， 按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。 ;（２） 列真值表: 真值表如表３所示。 ; （３） 写逻辑表达式 ;在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。;;优先编码器74LS148的应用  74LS148编码器的应用是非常广泛的。 例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。 还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度， 则检测传感器输出一个0电平到74LS148编码器的输入端， 编码器编码后输出三位二进制代码到微处理器进行控制。;4.4.2 译码器/数据分配器;2 集成电路译码器;例：用与非门设计3线—8线译码器 ;（2）写出各输出函数表达式： ;（3）画出逻辑电路图： ;;功能表如下： ;;;译码器的扩展;当A3=0时，低位片74LS138(1)工作，对输入A2、A1、A0进行译码，还原出Y0～Y7，则高位禁止工作；当A3=1时，高位片74LS138(2)工作，还原出Y８～Y１5，而低位片禁止工作。;2、二-十进制译码器 ——集成8421 BCD码译码器74LS42 ;第28页/共69页;译码器的应用;解： ;;例题;3、显示译码器: ;1．七段数字显示器原理;图 3 七段数字显示器发光段组合图 ;2．七段显示译码器74LS48;74LS48显示译码器的功能表 ;3 数据分配器;4.4.3 数据选择器;例：四选一数据选择器;由逻辑表达式画出逻辑图：;二、集成数据选择器;第43页/共69页;三、数据选择器的应用;2．实现组合逻辑函数;（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例 试用4选1数据选择器实现逻辑函数：;4.4.4 数值比较器;4.4.5 算术运算电路;列出半加器的真值表：;画出逻辑电路图。 ;如果想用与非门组成半加器，则将上式用代数法变换成与非形式：;（2）全加器——能同时进行本位数和相邻低位的进位信号的加法运算 ;第53页/共69页;;根据逻辑表达式画出全加器的逻辑电路图： ;2 多位数加法器;由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI.因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为此，可采用超前进位的加法器，使每位的进位只由加数和被加数决定，而与低位的进位无关。;（2）超前进位集成4位加法器74LS283;分 析;3、超前进位产生器74182;3 减法运算;由加补码完成减法运算;4.5.4 集成算术/逻辑单元 ALU;常用组合逻辑电路的应用;2、用译码器产生任意逻辑函数;假设用图示输出1有效的 3线—8线译码器产生此函数，;例2： 用一片74LS138实现1位全加器的逻辑功能;本章介绍了具有特定功能常用的一些组合逻辑功能，如编码器，译码器，比较器，全加器等的逻辑功能，集成芯片及集成电路的扩展和应用。其中，编码器和译码器功能相反，都设有使能控制端，便于多片连接扩展;数字比较器用来比较数的大小；加法器用来实现算术运算。