CRC16、扰码解扰码器并行方案原理和Verilog-HDL程序设计.docVIP

CRC16、扰码解扰码器并行方案原理和Verilog-HDL程序设计 PAGE 14 目录 TOC \o 1-4 \h \z \u 1、并行扰码/解扰码器的设计 3 1.1设计任务和要求 3 1.1.1、扰码/解扰码器并行算法原理； 3 1.1.2、扰码/解扰码器并行算法的Verilog HDL程序设计。 3 1.2、扰码/解扰码器并行算法原理 3 1.2.1、并行加扰器设计 3 1.2.2、并行解扰器设计 6 1.3、仿真输出波形 6 1.4、并行扰码/解扰码器的Verilog HDL程序 7 1.4.1、扰码器的程序 7