微处理器及其体系结构.pptVIP

* 主要的控制和状态信号 WR： 三态，输出。写命令信号； RD： 三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接 口。高：I/O接口，低：内存 DEN：三态，输出。低电平时，表示DB上的数据有效； RESET：输入，为高时，CPU执行复位； ALE： 三态，输出。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出， 低：CPU输入 第十四页，共五十九页，2022年，8月28日 * [例]： 当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作。 第十五页，共五十九页，2022年，8月28日 * READY信号(输入)： 用于协调CPU与存储器、I/O接口之间的速度差异 READY信号由存储器或I/O接口发出。 READY=0时，CPU就在T3后插入TW周期，插入的TW个数取决于READY何时变为高电平。 第十六页，共五十九页，2022年，8月28日 * 中断请求和响应信号 INTR：输入，可屏蔽中断请求输入端。 高：有INTR中断请求 NMI：输入，非屏蔽中断请求输入端。 低?高，有NMI中断请求 INTA：输出，对INTR信号的响应。 第十七页，共五十九页，202