数字超大规模集成电路设计 (70).pdf

下载文档

1
0
约2.76千字
约 10页
2022-12-18 发布于陕西
举报
版权申诉
保障服务

数字超大规模集成电路设计 (70).pdf

1、本文档共10页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第七章组合逻辑门的设计（上） 1 组合逻辑 • 定义：组合逻辑——在任何时刻电路的输出与其当前输入信号间的关系服从某个布尔表达式（假设通过逻辑门的瞬态响应已经稳定），而不存在任何从输出返回至输入的连接。 2 7.1 静态互补CMOS逻辑的特点 3 静态互补CMOS逻辑门 V DD In 1 仅PMOS In2 PUN In N F(In ,In ,…In ) 1 2 N In 1 In 2 PDN 仅NMOS In N PUN 和PDN 是互补的逻辑网络（导通条件相反）。 4 静态CMOS逻辑的特点 • 全摆幅; ——噪声容限高 • 无比逻辑：逻辑电平与器件的相对尺寸无关;——容易设计 • 静态逻辑：稳态时总是存在输出到VDD 或者GND的通路，输出阻抗低（抗干扰能力强） 5 静态逻辑（静态电路）：每一时刻每个门的输出通过一个低阻路径连到电源或地上，同时在任何时候该门的输出即为该电路实现的布尔函数值（忽略切换期间的瞬态效应）。 6 静态CMOS逻辑的特点 • 全摆幅; ——噪声容限高 • 无比逻辑：逻辑电平与器件的相对尺寸无关;——容易设计 • 静态逻辑：稳态时总是存在输出到VDD 或者GND的通路，输出阻抗低 • 无静态功耗（不包括器件漏电流功耗） • 具有可再生性 • 超高的输入阻抗; ——逻辑功能不受扇出的影响 7 输入阻抗的影响 V