电工电子技术课件.pptxVIP

12.1 555定时器 12.2 单稳态触发器 12.3 施密特触发器 12.4 多谐振荡器 ; 555定时器是一种模拟电路和数字电路相结合的中规模集成电路。只要外接少量的阻容元件，就可以用来产生脉冲，可进行脉冲的整形、展宽、调制等。 ;;（1）当高触发端TH2/3VCC，且低触发端TR1/3VCC时，比较器C1输出为低电平，C2输出为高电平；C1输出的低电平将RS触发器置为0状态，即Q=0，使得定时器的输出OUT为0，同时放电管T导通； （2）当高触发端TH2/3VCC，且低触发端TR1/3VCC时，比较器C2输出为低电平，C1输出为高电平；C2输出的低电平将RS触发器置为1状态，即Q=1，使得定时器的输出OUT为1，同时放电管T截止； （3）当高触发端TH2/3VCC，且低触发端TR1/3VCC时，定时器的输出OUT和放电管T的状态保持不变。 ;;单稳态触发器的工作特点： 第一，它有稳态和暂稳态两个不同的工作状态，无触发时电路处于稳态状态 ； 第二，在外界触发脉冲作用下，由稳态翻转到暂稳态，暂稳态维持一段时间后便会自动返回稳态； 第三，暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。 ; 将低触发端作为输入端，再将高触发端和放电管输出端D并接在一起，并与定时元件R、C连接，就可以构成一个单稳态触发器。 ;;1．脉冲延时;2．脉冲定时;;第一，滞回特性，即对于正向和负向变化的输入信号分别有不同的阈值电压，并且输入信号小时阈值电压大，输入信号大时阈值电压小，因而抗干扰能力强。 第二，在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得十分陡峭。 ;;;; 多谐振荡器是一种典型的矩形脉冲产生电路，在接通电源后，无需要外加触发信号便能自动地产生矩形脉冲信号。由于输出的矩形波中含有多种高次谐波分量，所以称为多谐振荡器。 ;;当开关S断开后，经过一定的延迟时间后，扬声器开始发声。 如果在延迟时间以内开关S重新闭合，则扬声器不会发出声音。 ;13.1 半导体存储器 13.2 可编程逻辑器件 ; 半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可用来存储数据、资料、程序等二???制信息。 半导体存储器的种类很多，从存、取功能的角度，可分为只读存储器(Read-only Memory，ROM)和随机存取存储器(Random Access Memory，RAM)两大类。 ;ROM主要由地址译码器、存储矩阵及输出缓冲器三部分组成。;;;; 又叫随机读/写存储器，可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。 读、写方便，使用灵活；但一旦断电，所存储的信息就会丢失。 ;;; PLD是一种新型半导体数字集成电路, 用户可以利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。 ; FPGA是目前发展最快、逻辑规模最大、适用范围最广的PLD器件。 大部分FPGA采用了基于SRAM的查找表（LUT）逻辑结构，LUT是可编程的最小单元。一个4输入查找表可以实现4个输入变量的任何逻辑功能。; Cyclone系列是Altera公司的一款低成本、高性价比的FPGA，其结构如图13-6所示。它主要由逻辑阵列块（LAB）、嵌入式存储块（EAB）、I/O单元（IOC）等组成。 ; CPLD是基于乘积项，即与、或阵列来完成逻辑功能的，由输入缓冲、与阵列、或阵列和输出结构四部分组成。 ; CPLD一般包括三部分： 逻辑阵列块（LAB） I/O控制模块 可编程连线阵列（PIA） 逻辑阵列块能有效实现各种逻辑功能，逻辑块之间使用可编程内部连线实现互相连接。;14.1 概述 14.2 D-A转换器 14.3 A-D转换器 ;;;;; 由于运算放大器的反相端虚地，无论输入数字量是0还是1，电阻支路都可视为是接地的 。;;1.分辨率 分辨率是指D-A转换器的最小输出电压（对应于输入数字量只有最低有效位为1）与最大输出电压（对应于输入数字量所有有效位全为1）之比。对n位DAC，其分辨率为 。因此也可以用数字信号的位数来表示分辨率，位数越多分辨率越高。 2.转换精度 D-A转换器的转换精度是指实际输出电压与理论输出电压之间的偏离程度，通常用最大误差与满量程输出电压之比的百分数表示。 3.线性度 线性度反映了D-A转换器实际转换曲线相对于理想转换直线的最大偏差。; 目前使用的D-A转换器芯片