bitADC内核带有内置采样保持电路ns的转换.pptxVIP

会计学;（7）16个存放结果的寄存器（RESULT0?RESULT15)。 （8）有多个启动ADC转换的触发源如下： * 软件启动 * EVA事件管理器启动（比较匹配、周期匹配、下溢、CAP3） * EVB事件管理器启动（比较匹配、周期匹配、下溢、CAP6） * ADC的SOC引脚启动（与XINT2引脚共用）;（9）EVA和EVB可分别独立地触发SEQ1和SEQ2（仅用于双排序器模式） （10）采样/保持时间有单独的预定标控制。 （11）LF240x/240xA DSP的ADC模块和24x的ADC模块不兼容。 ;ADC模块的寄存器如表8-1所示： 表8-1 ADC模块的寄存器 地址 寄存器 名称 70A0h ADCTRL1 ADC控制寄存器1 70A1h ADCTRL2 ADC控制寄存器2 70A2h MAXCONV 最大转换通道寄存器 70A3h CHSELSEQ1 通道选择排序控制寄存器1 70A4h CHSELSEQ2 通道选择排序控制寄存器2 70A5h CHSELSEQ3 通道选择排序控制寄存器3 70A6h CHSELSEQ4 通道选择排序控制寄存器4 70A7h AUTO_SEQ_SR 自动排序状态寄存器; 地址 寄存器 名称 70A8h?70B7h RESULT0?RESULT15 转换结果寄存器0?15 70B8h CALIBRATION 校准寄存器;8.2 ADC模块概述 8.2.1 自动排序器工作原理 2个8状态排序器SEQ1和SEQ2，也可级联成一个16状态 排序器SEQ。 状态：排序器可以执行的自动转换数目。 ADC模块能对一系列的转换进行排序。转换结束后， 结果依次保存在RESULT0、RESULT1…?中。 用户也可对同一通道进行多次采样，即“过采样”，得 到的采样结果比传统的单采样结果分辨率高。 单排序器模式下ADC模块原理框图如图8-1所示。 双排序器模式下ADC模块原理框图如图8-2所示。;图8-1 单排序器模式下ADC的原理框图;图8-2 双排序器模式 下ADC的原理框图;为讲解方便，规定排序器的状态如下： 排序器SEQ1：CONV00-CON07 排序器SEQ2：CONV08-CON15 排序器SEQ： CONV00-CON15 转换触发特性： SEQ1：软件、EVA、外部引脚，优先级高于SEQ2 SEQ2：软件、EVB，优先级低于SEQ1 SEQ： 软件、EVA、EVB、外部引脚，无仲裁优先级 ;为每个排序所选的模拟输入通道由排序控制寄存器 （CHSELSEQn)的CONVnn位域（4位长）所定义，可指定16通道中的任何一个。 8.2.2 不中断的自动排序的模式 此模式，SEQ1/SEQ2在一次排序过程中，可对8个转换 通道进行自动排序。转换结果被保存到8个结果寄存器（SEQ1为RESULT0-RESULT7，SEQ2为RESULT8-RESULT15）。;在一个排序中的转换个数受寄存器MAX CONV中的一个3位域或4位域MAX CONVn控制。它的值在自动排序转换开始时被自动装载到自动排序状态寄存器（AUTO_SEQ_SR)的排序计数器SEQCNTRn。 MAX CONVn位域的值在0?7之间，排序器从状态CONV00开始转换，SEQ CNTRn位域从装载值开始向下计数，直到SEQ CNTRn为0。 ;一次自动排序中完成的转换数为MAX CONVn +1。 例8.1 利用SEQ1进行A/D转换 假设SEQ1要完成7个通道的转换（通道2、3、2、3、6、7和12需要进行自动排序转换），则MAX CONV1的值应该设置为6，且CHSELSEQn寄存器的设置如下： 位15-12 位11-8 位7-4 位3-0 70A3h 3 2 3 2 CHSELSEQ1 70A4h x 12 7 6 CHSELSEQ2 70A5h x x x x CHSELSEQ3 70A6h x x x x CHSELSEQ4 不中断的自动排序模式流程图如图8-3所示。 ;图8