原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
会计学;二、VHDL数据类型与数据对象; VHDL语言中的基本数据类型; 逻辑数据类型;标准逻辑类型
Type Std_Logic Is
( ‘U’, --Undefined(未初始化)
‘X’ , --Forcing Unknown（强未知）
‘0’ , --Forcing 0（强0）
‘1’ , --Forcing 1（强1）
‘Z’ , --Hign Impedance（高阻）
‘W’, --Weak Unknown（弱未知）
‘L’ , --Weak 0（弱0）
‘H’ , --Weak 1（弱1）
‘-’ , --Don’t Care（忽略）
)
; 逻辑序列
;Signal data: Std_Logic_Vector( 7 downto 0);
Signal addr: Bit_Vector ( 0 to 3);
; 序列的分解与合成
Signal A: Std_Logic_Vector( 3 downto 0);
Signal B: Std_Logic_Vector( 0 to 3);
Signal C: Std_Logic_Vector( 0 to 1);
Signal D: Std_Logic_Vector( 1 downto 0);
C= A( 2 downto 1);
B= A(3) D ‘1’;; 数值类型
（1）整数
Type Integer Is Range -231 ~ 231-1
限定整数取值范围的方法：
Signal A: Integer;
Signal B: Integer Range 0 to 7;
Signal C: Integer Range -1 to 1;; 无符号数 Unsigned
与标准逻辑序列相似，声明时必须指明其
位数。
Signal A : Unsigned(3 downto 0);
Signal B : Unsigned( 7 downto 0);
注意: 必须使用downto形式。;（2）实数
Type Real Is Range -1.7E38 to 1.7E38;
实数类型的表示可用科学计数形式或者带小数点的形式。; VHDL中的运算符;关系运算符：
= 等于 /= 不等于 小于 = 小于或等于 大于 = 大于或等于
注：其中‘=’操作符也用于表示信号的赋值操作。
; 用户自定义数据类型：
(1) 列举数据类型
Type 列举名称 is (元素1，元素2，…）
例子：
Type state is(S0,S1,S2,S3);
Signal A: state;
;(2) 数组类型
Type 数组名称 is Array(范围) of 数据类型；
例子：
Type Byte is Array(7 downto 0) of Bit;
Signal sdo: Byte;
; 数据类型的转换
在VHDL语言里，不同类型的数据信号之间不能互相赋值。当需要不同类型数据之间传递信息时，就需要类型转换函数将其中的一种类型数据转换为另一中数据类型后，再进行信号的传递。
;例如：
Signal Y : Std_logic_vector(7 downto 0);
Signal X : Integer range 0 to 255;
Y= CONV_STD_LOGIC_VECTOR(X,8);
;CONV_INTEGER
将数据类型 UNSIGNED, SIGNED转换为INTEGER 类型.
CONV_UNSIGNED
??数据类型INTEGER, SIGNED转换为UNSIGNED 类型.
CONV_SIGNED
将数据类型INTEGER, UNSIGNED转换为SIGNED类型.
CONV_STD_LOGIC_VECTOR
将数据类型INTEGER, UNSIGNED, SIGNED, STD_LOGIC转换为STD_LOGIC_VECTOR 类型. ; 数据对象;(1) 常量
定义格式:
Constant 常量名称: 数据类型 :=给定值；
常量通常来来定义延迟和功耗等参数。 注意！常数定义的同时进行赋初值。 常数可以在实体说明、结构体描述中使用。;library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all; --必需定义+
entity exam1 is
port (ip : in std_logic_vector(3 dow
文档评论（0）