基于FPGA的多功能函数信号发生器.pptxVIP

会计学;波形发生器;现在波形发生器的实现方法通常有以下几种： （1）用分立元件组成的波形发生器：通常是单一波形发生器且频率不高，其工作不很稳定，不易调试。 （2）可以由晶体管、运放IC等通用器件制作，更多的则是用专门的波形发生器IC产生。早期的波形发生器IC，如L8038、BA205、R2207/2209等，它们的功能较少，精度不高，频率上限只有300kHz，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。 （3）利用单片集成芯片的波形发生器：能产生多种波形，达到较高的频率，且易于调试。鉴于此，美国马克西姆公司开发了新一代波形发生器，它克服了（2）中芯片的缺点，可以达到更高的技术指标，是上述芯片望尘莫及的。此波形发生器频率高、精度好，因此它被称为高频精密波形发生器IC。在锁相环、压控振荡器、频率合成器、脉宽调制器等电路的设计上都是优选的器件。;FPGA;本设计特色：DDS技术;DDS的技术及其原理;DDS的工作原理是： 相位累加器根据参考时钟fc以频率控制字K进行累加 将所得N位的二进制代码，加上相位控制字P和波形控制字W，取其高L位作为ROM的地址 将地址的相应数据信号通过D位的D/A转换器进行数模转换 再将模拟信号通过低通滤波器平滑之后即是所合成的波形信号。;每周期的最高采样点数：M=fc/fo; 波形数据存储器的点数最长为：2L； 累加器最小相位增量：δ=2π/2N； 输出信号频率：fo=Kfc/2N; 最小频率步进值： △f=fc/2N; ;可见，时钟频率fc给定后： 输出信号的频率取决于频率控制字K 频率分辨率取决于累加器位数N 相位分辨率取决于波形存储器的地址线位数L 幅度量化噪声取决于波形存储器的数据位字长D和D/A转换器的位数 ;;DDS的优点;设计方案;设计方案框图;函数发生器的硬件设计;1、FPGA芯片（数据产生） 在本次设计方案中，FPGA芯片采用ALTERA公司生产的EPF10K10TC144-4型芯片。 ALTERA 公司作为全球最大的可编程逻辑器件供应商，可提供MAX7000S(E)、MAX7000A(AE)、MAX7000B、FLEX6000A、FLEX 10KA、FLEX 10KE 等系列产品。这些产品可用于组合逻辑、时序、算法、双端口RAM、FIFO的设计。在加上ALTERA 公司的MAX+pulsII 集成开发软件，集设计输入、处理、校验和器件编程于一体，集成度高，使用方便，大大缩短产品的开发周期。 MAX EPF10K10TC144-4 是一种复杂可编程逻辑器件，是144pinPLCC 封装，另外还有其它类型的管脚和封装，选择性强，该IC 具有以下主要性能： （1）、嵌入式可编程逻辑器件，提供了集成系统于单个可编程逻辑器件中的性能； （2）、高密度：提供10000~250000 个可用门，6144~40960 位内部RAM；;（3）、低功耗：多数器件在静态模式下电流小于0.5mA，在2.5V、3.3V 或5.0v 下工作； （4）、高速度：时钟锁定和时钟自举选项分别用于减少时钟延时/过冲和时钟倍频；器件内建立树形分布的低失真时钟；具有快速建立时间和时钟到输出延时的外部寄存器； （5）、灵活的互连方式：快速、互连延时可预测的快速通道（Fast Track）连续式布线结构；实现快速加法、计数、比较等算术逻辑功能的专用进位链；实现高速、多输入（扇入）逻辑功能的专用级联链；实现内部三态的三态模拟；多达六个全局的时钟信号和四个全局清除信号； （6）、支持多电压I/O 接口； （7）、强大的引脚功能：每个引脚都有一个独立的三态输出使能控制及漏极开路配置选项及可编程输出压摆率控制；FLEX10KA、10LE、10KS 器件都支持热插拔； （8）、多种配置方式：内置JTAG 边界扫描测试电路，可通过外部EPROM、智能控制或JTAG 接口实现在电路重构（ICR）； ( 9 )、多种封装形式：引脚范围为84~600，封装形式有TQFP、PQFP、BGA 和PLCC 等，同一封装的FLEX 10K 系列器件的引脚相兼容。 ;2、数模转换芯片DAC0832（数据的转换） D/A转换器的类型很多,从输入电路来说,一般的D/A转换器都带有输入寄存器,与微机能直接对接。在此方案中采用分辨率为8位的DAC0832集成电路芯片。它由NSC公司（National Semiconductor Corporation）所生产，采用低功耗的CMOS工艺制成。它具有连接简单，转换控制方便、价格低廉等特点，在各微机系统中得到广泛的应用。 ;DAC0832的结构框图 ; DAC0832是具有20个引脚的双列直插式芯片。其内部实际上是