电子工艺基础与实训-刘艳翠课件.pptVIP

时序逻辑电路的分类 时序逻辑电路可按时钟控制时间和逻辑功能分类。 （1）按各触发器的时钟控制时间分类。可分为同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路中，各触发器的状态变化是在同一时钟信号控制下同时发生的；而异步时序逻辑电路中，所有触发器的时钟端不是全接在一个时钟信号上，状态转换有先有后。 （2）按逻辑功能分类。可分为数码寄存器、移位寄存器、计数器等。 时序逻辑电路的分析方法 时序逻辑电路的分析方法一般有以下5个步骤。 （1）根据给定电路写出其驱动方程、时钟方程、输出方程。 （2）将各触发器的驱动方程代入相应触发器的特征方程，得出状态方程。 （3）由状态方程画出状态转换真值表。 （4）画出状态图、时序图。 （5）逻辑功能说明。 例 试分析图所示电路的逻辑功能。 解 （1）根据逻辑图写出驱动方程和时钟方程： （2）将其代入特征方程 　求出状态方程： （也可由T′触发器的特征方程 直接得到，下降沿有效。） （3）由状态方程画出状态转换真值表 （4）画出状态图、时序图，如图8.3所示。 （5）分析逻辑功能。 由状态图和时序图可知，本电路为异步3位二进制加法计数器。 2、 时序逻辑电路的相关限定符号 主要介绍一些常用的、最基本的时序逻辑电路的限定符号。 时序元件的总限定符号 （1）SRGm：表示m位移位寄存器的总限定符号，如SRG8表示8位移位寄存器。 （2）CTRm：表示m位二进制计数器，如CTR4表示4位二进制计数器。 （3）CTRDIVm：表示计数长度为m的计数器，如CTRDIV10表示十进制计数器。在具有不同计数长度的元件阵列中（例如二—五—十进制计数器），DIVm标注在每个单元中，而只需在公共框中标出CTR。 （4）RAM* ：表示随机存储器，符号*要用地址和位数的适当符号来替代。 其他关联符号 其他关联符号有以下3种。 （1）C1/→：表示该信号既作为控制关联影响信号，又作为右移（从左向右或从上向下）触发信号。 （2）1→/2←：分别表示受相应关联控制的右移和左移（从右到左，或从下向上）的移位触发信号。 （3）2－/3＋：“－”表示减法计数，“＋”表示加法计数。2和3表示减法和加法计数分别受相应关联作用控制。 二、 寄存器 寄存器是一类非常重要的时序电路部件，它能将一些数码或指令存放起来，以便随时调用，它由具有存储功能的触发器构成。一个触发器能存放1位二进制数码，如要存储n位二进制数码就需要n个触发器。 寄存器存放数码的方式有并行和串行两种。并行方式是指数码从各对应输入端同时输入到寄存器中；串行方式是指数码从一个输入端逐位输入到寄存器中。 寄存器取出数码的方式也有并行和串行两种。并行方式是指存储数码从各对应输出端同时取出；串行方式是指存储数码从一个输出端逐位输出。 寄存器按功能不同可分为：数码寄存器和移位寄存器。 1、 数码寄存器 数码寄存器的功能是暂存数据，现以4位数码寄存器为例进行分析。 电路组成 4个触发器的输入端D3D2D1D0作为寄存器的数码输入端，4个触发器的时钟CP接在一起作为送数脉冲控制端。 4位数码寄存器 工作原理 在CP上升沿到来的瞬间, 数码D3D2D1D0被同时存放到了相应触发器的输出端，所以电路采用的是并行输入、并行输出的方式。 2、移位寄存器 移位寄存器具有存储数码和数码移位两种功能。数码移位是指寄存器中所存数码在脉冲CP作用下能依次左移或右移。根据数码移动情况的不同，寄存器可分为单向移位寄存器和双向移位寄存器。 单向移位寄存器 以4位左移寄存器为例进行分析。 （1）电路组成。如图8.5所示，触发器F0的D端接收存储数码，其他高位触发器的D端依次接低位的输出端Q，所有触发器的复位端R接在一起作为寄存器的清零端，4个触发器的时钟CP接在一起作为移位脉冲输入端。 4位左移寄存器 （2）工作原理。 将数码D3D2D1D0（如1010）从高位D3至低位D0依次串行送到串行输入DL端。第一个CP上升沿之后，Q0＝D3＝1，第二个CP上升沿之后，Q0＝D2＝0，Q1＝D3＝1。依次类推，可得4位左移寄存器的状态转换表如表8.2所示。为进一步加深理解，可画出时序图如图8.6所示（假设初始时所有触发器的Q端都为0）。 4位左移寄存器状态转换表 时序