移位寄存器实验报告.docxVIP

移位寄存器实验报告 移位寄存器是存储器中特殊的寄存器，它可以以某个标准步骤依次对特定数量的比特进行“移位”操作，以实现特定的功能。本实验是通过使用Verilog编程来实现移位寄存器集合的操作，并使用仿真工具仿真移位寄存器的功能。 首先，我们新建一个Verilog工程，并在其中定义移位寄存器的模块。在此 ，我们编写的代码如下，将用于定义8位移位寄存器（SSR）的模块，其中_Dir参数指实现SSR的移位操作的方向： `module SSR #(parameter _DIR=0) (input wire clk, output reg [7:0] Q, input wire [7:0] D, input wire CE, input wire clr); wire [7:0] shift; always@(posedge clk){ if (CE) begin if (_Dir) shift = {Q[7],Q[6:0]}; //移位寄存器向右移位 else shift = {Q[0],Q[7:1]}; //移位寄存器向左移位 Q = shift; end // if end // always always@(posedge clr) begin Q = 0; end // always endmodule` 接着，我们需要添加一个时钟源模块，用于向移位寄存器的clk和clr端口发送时钟信号。 `module clock_gen(input wire clk_reset,output wire clk,output wire clr); reg clk, clr; reg [7:0] ctr; initial begin clk= 0; clr = 0; ctr = 0; end always@(negedge clk) begin clk = ~clk; if (ctr == 8) begin ctr = 0; clr = ~clr; end else begin ctr = ctr+1; end end 最后，我们创建一个测试模块，将移位寄存器模块组合起来，构成完整的程序逻辑电路 wire clk, clr; wire [7:0] shift; reg [7:0] Q; reg [7:0] D; reg CE; clock_gen U1 ( .clk_reset(clk_reset), .clk(clk), .clr(clr) ); SSR #( ._DIR = 1 )U2 ( .clk(clk), .Q(Q), .D(D), .CE(CE), .clr(clr) ); assign out=Q; initial begin CE=1; D={ 7 7 7 7 7 }; end 为了验证移位寄存器集合，我们使用仿真工具对完整程序电路进行仿真，以检测它在特定时期内的工作状态。仿真结果表明移位寄存器在所有时期内都能够正确工作，给出正确的结果，说明移位寄存器工作正常，成功地实现了本次实验的要求。 总之，本次实验成功地设计并实现了移动寄存器集合，并对其功能进行了验证，证明了该寄存器集合可以正确完成所需的移位操作。