pll原理分析和总结.docx

锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等）， 所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。 什么是锁相环（PLL）工作原理及对硬件电路连接的要求 锁相环(PLL)的工作原理 1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环 的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和 压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位 差，并将检测出的相位差信号转换成u （t）电压信号输出，该信号经低通滤波器滤 D 波后形成压控振荡器的控制电压u （t），对振荡器输出信号的频率实施控制。 C 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图 8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω 为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电 0 路的固有振荡角频率。则模拟乘法器的输出电压u 为： D 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u （t）。即u （t）为： C C （8-4-3） 式中的ω 为输入信号的瞬时振荡角频率，θ （t）和θ （t）分别为输入信号和输出 i i O 信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即 则，瞬时相位差θ 为 d 对两边求微分，可得频差的关系式为 （8-4-4） （8-4-5） （8-4-6） （8-4-6） 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态， 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位 保持恒定不变的状态，u （t）为恒定值。当上式不等于零时，说明锁相环的相位还 c 未锁定，输入信号和输出信号的频率不等，u （t）随时间而变。 c 因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ω 以ω 为中心，随输入信号电压u （t）的变化而变化。该特性的表达式为 c （8-4-6） u 0 ω 也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相 上式说明当u （t）随时间而变时，压控振荡器的振荡频率 c 环进入锁定的状态，并保持ω =ω 的状态不变。 u 0 i 锁相环的 锁相环的应用 [1] 锁相环在调制和解调中的应用 （1）调制和解调的概念 为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收信端接收到信号后必须进行解调才能恢复原信号。 所谓的调制就是用携带信