计算机组成原理(唐朔飞)存储器2.pptxVIP

存 储 器; 第4章 教 学 内 容 §4.1 概述 §4.2 主存储器 一、概述 二、半导体存储芯片结构 三、RAM存储器 四、ROM存储器 五、存储器与CPU的连接 六、存储器的校验 七、提高访存速度的措施 §4.3 高速缓冲存储器 §4.4 辅助存储器;六、存储器的校验;（3）查错与纠错的原理：;（2）奇偶校验码：有1位校验位的编码;3、循环校验码CRC;无余数，传输正确； 有余数，传输出错。 ;（5）生成多项式的条件：;②检测位的位置 i 安排：;例: 求 0101 按“偶校验”配置的海明码;（2）译码纠错过程：;例：已知接收到的海明码为0100111，（按配偶原则配置）试问要求传送的信息是什么?;七、提高访存速度的措施;2、多体并行系统; 低位交叉编址的多体存储器（下图），程序连续存放在相邻体中，交叉存储。利于取连续 执行指令; 多体并行存储器并行工作方式： Ⅰ—并行方式：N体同时启动，并行工作，分时传送 Ⅱ—流水线方式：N体分时启动、分时工作，分时传送;3、设置存控; 第4章 教 学 内 容 §4.1 概述 §4.2 主存储器 §4.3 高速缓冲存储器 一、基本结构与工作原理 二、地址映像和变换 三、替换策略 §4.4 辅助存储器;§4.3 高速缓冲存储器;2、设置Cache的理论依据—程序局部性原理;地址之间的映射关系：;3、设置主存-缓存的编址方式：;——Miss， CPU发出访存操作请求后，要访问的内容不在缓存中。;访问主存总次数;例题：CPU访问Cache命中2000次，访问主存50次，Cache存取周期50ns，主存存取周期200ns。 求：Cache-M.M系统的命中率、平均访问时间、效率及使用缓存后存储系统性能提高倍数。;5、Cache工作过程示意框图;6、Cache读操作;7、Cache写操作; 单一缓存和二级缓存 片载Cache——强调速度 片外Cache——强调容量 (2) 统一缓存和分立缓存 将指令Cache 与数据Cache分开，主要考虑因素：主存结构是否同一、指令执行是否指令预取和指令流水控制方式。;二、地址映像和地址变换;1、直接映像：;比较：;;地址变换简单，判断主存-缓存区号即可判断“在”否 替换简???，同区号内容直接替换即可实现数据替换 可以由组成主存地址中直接提取出Cache地址 无替换算法问题 命中后速度很快 块冲突率高，尤其在CPU访问不同区同一位置的主存块时，造成命中率低 按区替换，若缓存块数大于主存区内块数，则无法充分利用缓存的剩余空间 适宜容量大，速度高的Cache;2、全相联映射：;比较：;;判断复杂，需要完整判断主存-缓存的区号和块内地址，只有全部相同，才可以判断数据在缓存内 比较电路硬件开销大 替换复杂，计算出替换区号块号后才实现数据替换，并修改Cache内地址标志 允许主存块映像到任意缓存块，无法由主存地址中直接提取出Cache地址 块命中率高。无需按区映像，若缓存块数大于主存区内块数，能充分利用缓存的剩余空间 适宜容量小，速度低的Cache;3、组相联映射：;主存区号;四路组相连Cache实现;组间直接映像，组内全相联映像 判断复杂，需要完整判断主存-缓存的区号和组地址，只有全部相同，才可以判断数据在缓存内 组内才需要大量比较电路，硬件开销小 替换快，计算出替换区号组号后可以实现数据替换 2r反映每组内块数，称为2r路组相联;当2r=0,为全相联映像;2r=c为直接映像。 块命中率高，能充分利用缓存剩余空间，被广泛采用 适宜容量小，速度高的Cache;例题：主存容量512K×16位，Cache容量4096×16位，块长为4个16位的字，按字地址访存。 Cache地址有多少位，可容纳多少块？ 主存地址多少位，可容纳多少块？ 在直接映射方式下，设计主存地址格式 在全相联映射方式下，设计主存地址格式 在二路组相联映射方式下，设计主存地址格式;主存区号;三、替换策略;思考与练习;模2运算：