数电半导体存储器和可编程器件.ppt

EPROM集成电路 AT27C010， 128K′8位ROM 读操作时的工作电压5V 编程操作时的工作电压13V 输出使能 信号 片选 信号 编程选通 信号 控制信号均为低电平有效！ ※ 第三十页，共五十五页，2022年，8月28日 工作模式 A16 ~ A0 VPP D7 ~ D0 读 0 0 X Ai X 数据输出 输出无效 X 1 X X X 高阻 等待 1 X X Ai X 高阻 快速编程 0 1 0 Ai VPP 数据输入 编程校验 0 0 1 Ai VPP 数据输出 表7.1.3 工作模式 片选 信号 输出使能 信号 编程选通 信号 说明：EPROM的数据写入均由专用或通用编程器完成。 ※ 第三十一页，共五十五页，2022年，8月28日 ROM的读操作与时序图 （2）加入有效的片选信号 （3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上； （4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。 （1）欲读取单元的地址加到存储器的地址输入端； ※ 第三十二页，共五十五页，2022年，8月28日 9.3 存储器容量的扩展（P296-299） 当一片RAM(或ROM)不能满足存储容量位数(或字数)要求时，需要多片存储芯片进行扩展，形成一个容量更大、字数位数更多的存储器。 扩展方法根据需要有位扩展、字扩展和字位同时扩展3种。 第三十三页，共五十五页，2022年，8月28日 把各片芯片并联。即将RAM的地址线、读/写控制线和片选信号对应地并联在一起。 每个地址对应多个芯片内部的相同位置的存储单元，扩展了每个地址的位数。 图7.2.10 1.位数（字长）扩展: ※ 第三十四页，共五十五页，2022年，8月28日 2.字扩展方式（地址扩展）：把低位地址并联入各个芯片，高位地址经译码作为各个芯片的片选信号。 同理，若高位地址是01，只有芯片2被选中，其上的8k个存储单元与外部数据线相连。 当高位地址线为00时，Y0输出低电平，第一块RAM芯片被选中，其8k个存储单元与外部数据线相连。 ※ ………… 例如：将4个8K×8位的RAM芯片扩展为32K×8位读存储器。外部15条地址线，接入芯片内部13条，增加的两条地址线A14、A13经译码后作为片选信号。 2线/4线 译码器 第三十五页，共五十五页，2022年，8月28日 10 可编程逻辑器件（不讲） 概述: 一、数字集成电路的分类(从逻辑功能特点上分): 1、通用型数字集成电路:各种中小规模数字集成电路 特点：逻辑功能简单，且固定不变。 从理论上讲，可以用其组成任何复杂的数字系统，但电路体积大、重量大、功耗大、可靠性差。 2、专用型数字集成电路:为专门用途设计的大规模数字集成电路(Application Specific Integrated Circuit，简称ASIC) 特点：体积小、重量轻、功耗小、可靠性好。 缺点：用量不大的情况下，成本高，设计、制造周期长。 矛盾！ 如何解决？ ※ 第三十六页，共五十五页，2022年，8月28日 3、可编程逻辑器件 （Programmable Logic Device，简称PLD ） 特点：芯片本身作为通用器件生产，但其逻辑功能是由用户通过对器件编程来设定的。 由于PLD 集成度很高，足以满足一般数字系统设计的需要，设计人员只要自行编程，把一个数字系统“集成”在一片PLD 上，而不必请芯片制造厂商设计和制作专用芯片。 二、PLD开发系统：包括硬件和软件两部分 开发系统软件：指专用的编程语言和相应的汇编程序或编译程序。分为汇编型、编译型和原理图收集型。 80年代后，功能更强、效率更高、兼容性更好的编译型开发系统软件得到广泛应用，软件输入的源程序采用专用的高级编程语言（硬件描述语言VHDL） ※ 第三十七页，共五十五页，2022年，8月28日 特别是90年代后推出的在系统可编程器件(In-System Programmable PLD，简称ISP-PLD），及与之配套的开发系统软件，为用户提供了更为方便的设计手段。 有自动化简和优化设计的功能，除了能自动完成设计外，还有模拟仿真和自动测试的功能。 目前应用最多的ISP器件是FPGA和CPLD，均称为高密度ISP-PLD。生产厂家有Lattice、Xilinx、Atmel公司等。 其最大特点是编程时既不需要使用编程器，也不需要将芯片从电路板上取下，可以在系统内进行编程。而所有的开发系统软件都可以在PC机上运行。 ※ 第三十