数字钟设计分析和总结.docx

数字电子技术课程设计报告 题 目： 数字钟的设计与制作 专 业：电气本一班 学 号： 姓 名： 指导教师： 时 间： 一、设计内容 数字钟设计 技术指标： 时间以 24 小时为周期； （2 能够显示时,分,秒; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时 间; 计时过程具有报时功能,当时间到达整点前 5 秒进行蜂鸣报时; 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信 号. 二、设计时间： 第十五、十六周 三、设计要求： 画出设计的电路原理图； (2) 选择好元器件及给出参数，在原理图中反应出来； 并用仿真软件进行模拟电路工作情况； 编写课程报告。 摘 要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生 的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据 60 秒为 1 分，24 小时为 1 天的进制， 分别设定“时”、“分”、“秒”的计数器，分别为 60 进制，60 进制,24 进制计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前 10 秒开始，蜂鸣器 1 秒响 1 秒停地响 5 次。 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入 220V 的交流电就可以正常地使用了。关键词 数字钟 振荡 计数 校正 报时 目 录 设计目的 4 设计要求 4 设计原理及框图 4 数字钟的构成 4 数字钟的原理 5 晶体振荡电路 6 分频器电路 7 时间计数单元 8 校时电路 11 整点报时电路 13 所用元件列表 15 整体设计图 16 设计体会 17 参考文献 18 1 设计目的 使学生在学完了《电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。 熟悉集成电路的引脚安排， 掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理。学会检查电路的故障与排除故障的一般方法 3．学会检查电路的故障与排除故障的一般方法，掌握虚拟设计，学会使用一种电路分析软件（EWB 或 PSPICES）在计算机上进行电路设计与分析的方法。 2 设计要求 时间以 24 小时为一个周期； 显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 5 秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 3 设计原理及框图 数字钟的构成 数字钟实际上是一个对标准频率（ 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 图 1 数字钟的基本逻辑框图 ⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Ｈz 的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将 32768Ｈz 的高频方波信号经 32768（ 215）次分频后得到1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为12 进制计数器。 ⑷译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管