计算机组成原理课件-运算器.pptVIP

GIV PIV GIII PIII GII PII GI PI 74182 CIII CII CI C0 17 15 17 15 17 15 17 15 Cn 74181 74181 74181 74181 74181:实现算术逻辑运算及组内并行。 74182：接收了组间的辅助函数后，产生组间 的并行进位信号CIII 、CII 、CI，分 别将其送到各小组的加法器上 G* P* 进位链结构 Cn Cn Cn P* = P0P1P2P3G* = G3+G2P3+G1P1P2+G0P1P2P3 先行进位部件74182的逻辑电路图如下: 其中: 用两个16位全先行进位部件（74182）和八个74181可级连组成的32位ALU电路 用四个16位全先行进位部件（74182）和十六个74181可级连组成的64位ALU电路 由于集成器件的集成度的提高，允许更多位的ALU集成在一个芯片内。 例如AMD公司的AM29332为32位ALU,而在Intel公司的Pentium处理器中，32位ALU仅是芯片内的一部分电路。尽管器件不同，但基本电路原理还是相似的。 * E1 E2 加法器 E AC MQ DR 加法器 阶码部件 尾数部件 数据 总线 浮点运算器 浮点运算器 一般结构 * 浮点运算流水线(CPU章节讲) 为实现流水, 首先必须把输入的任务分割成一系列子任务,使各个子任务能在流水线的各个阶段并发地执行.将任务不断地输入流水线,从而实现子任务级的并行. 1.流水线原理: * 其中,处理一个子任务的过程为过程段(s1); 线性流水经由一系列串联的过程段组成, 各个过程之间设有高速的缓冲寄存器(L); 数据的流动受到统一的时钟控制(C). 浮点运算流水线 * ?.几点概念: 设过程段Si所需的时间为?i,缓冲寄存器的延时为?l,线性流水线的时钟周期定义为: ? = max {?i } + ?l 故流水线处理的频率为 f = 1 / ? 从理论上说,一个具有k级过程段的流水线处理n个任务需要的时钟周期数为: Tk = k + (n-1) 若用非流水线串行处理,则需时钟周期为Tl = n * k 将两者的比值定义为k级线性流水线的加速比: Ck = Tl / Tk = nk / [k+(n-1)] * 流水线浮点加法器 * 例30.一维向量x,y的求和表达式如下,试用4段的浮点加法流水线来实现一维向量的求和运算.这四段流水线是阶码比较,对阶,尾数相加,规格化.要求画出向量加法计算流水时空图. 56 20.5 0 114.3 69.6 3.14 65 14.6 336 7.2 72.8 1.41 + = 121 35.1 336 121.5 142.4 4.55 * 浮点运算器实例 80×87协处理器 奔腾CPU 的流水线浮点运算部件 内部总线 ------ CPU内部各部件间的连线 外部总线 ------ 即系统总线,CPU与存储器,I/O系统之间的连线ng * * * 计算机系统中的数据，在读写、存取和传送的过程中可能产生错误。为减少和避免这类错误，一方面是精心设计各种电路，提高计算机硬件的可靠性；另一方面是在数据编码上找出路，即采用某种编码法，通过少量的附加电路，使之能发现某些错误，甚至能确定出错位置，进而实现自动改错的能力。 数据校验码是一种常用的带有发现某些错误或自动改错能力的数据编码方法。它的实现原理，是加进一些冗余码，使合法数据编码出现某些错误时，就成为非法编码。这样，就可以通过检测编码的合法性来达到发现错误的目的。 码距是根据任意两个合法码之间至少有几个二进制位不相同而确定的，仅有一位不同，称其码距为1。 常用的数据校验码主要有奇偶校验码、海明校验码和循环冗余校验码 在数据传输中奇偶校验码是在每个字符信息后增加一位奇偶校验位来进行数据校验的，这样对大批量传输数据进行校验时，会增加大量的额外开销，尤其是在网络通信中，传输的数据信息都是二进制比特流，因而没有必要将数据再分解成一个个字符，这样也就无法采用奇偶校验码，因此，通常采用CRC码进行校验。 CRC码可以发现并纠正信息存储或传送过程中连续出现的多位错误，其实现方法主要是 在k位信息码之后拼接r位校验码。应用CRC码的关键是如何从k位信息位简便地得到r位校验位(编码)，以及如何从k+r位信息码判断是否出错。 因为CRC码的编码原理复杂，它是通过某种数学运算来建立数据和校验位之间的约定关系，这里仅对其编码方式和实现过程作简单介绍，而不详细进行数学推导。 * 运算器的组成和结构 定点运算器 算术逻辑部件ALU 定点运算器的基本结构 并行加法器的设计 A