原创力文档- 1、本文档共32页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验一概述及基本开发环境的学习;概述;课程介绍;什么是时域测试;什么是时域测试;时域测试的基本组成原理;;;本实验课程具体内容;;实验教学安排 ;成绩组成 ;报告提交方法;第一次：开发环境及相关软件学习;一、实验目的
1. 了解DSP及FPGA 在时域测试系统中的作用。
2.掌握ADI公司DSP开发流程以及开发软件Visual DSP++的使用方法。
3.掌握Xilinx公司FPGA开发流程以及开发软件ISE的使用方法。 ;二、实验内容
1.练习DSP++软件的使用以及程序调试的基本步骤。
2.编写简单DSP乘累加实验代码，熟悉DSP++软件的使用以及程序调试的基本步骤。
3. 练习新建DSP工程的流程方法。
4.学习Xilinx FPGA的JTAG下载方法
5.结合时钟分频电路Verilog代码，练习ChipScope的使用方法(选作);三、预备知识
1. 了解FPGA架构及DSP基础知识
2. Verilog硬件描述语言
3. C语言
四、 实验设备与工具
硬件：DSP、FPGA嵌入式开发平台，PC 机Pentium100 以上。
软件：ISE、Visual DSP++;五、 实验原理与说明
1、DSP处理器以及其开发工具Visual DSP++
;ADSP-BF531架构;Visual DSP++ 概述;Visual DSP++ 程序设计流程;实验一;五、 实验原理与说明
2.1、FPGA架构
;CLB;SLICE;;FPGA 开 发 流 程;五、 实验原理与说明
2.2、FPGA及其开发工具ISE
;JTAG下载工具软件（集成在ISE中，也可单独使用）;仿真器及下载器的正确连接;Verilog HDL实例代码;感谢您的欣赏
文档评论（0）