一种纠错抗辐射电路设计方法.pdfVIP

  • 1
  • 0
  • 约8.53千字
  • 约 7页
  • 2023-05-16 发布于四川
  • 举报
本发明属于集成电路技术领域,具体涉及一种基于三个与非门和一个或门的纠错抗辐射电路设计方法。本发明用三个与非门和一个或门构造一个纠错电路,然后将被保护电路的主输出端口与冗余输出端口分别与纠错电路两个输入端口相连,当被保护电路因辐射导致其主输出端口与冗余输出端口数值不同时,纠错电路输出维持原值,不会输出被保护电路可能错误的输出值。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114765458 A (43)申请公布日 2022.07.19 (21)申请号 202110055944.9 (22)申请日 2021.01.15 (71)申请人 复旦大学 地址 200433 上海

文档评论(0)

1亿VIP精品文档

相关文档