微机原理与接口技术存储系统.pptVIP

回写式 数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。 CPU Cache 主 存 更新 写入 第六十二页，共一百零六页，2022年，8月28日 Cache的分级体系结构 一级Cache：容量一般为8KB---64KB 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。 二级Cache：容量一般为128KB---2MB 在PentiumⅡ之后的微处理器芯片上都配置了二级Cache，其工作频率与CPU内核的频率相同。 第六十三页，共一百零六页，2022年，8月28日 Cache可以提高CPU访问存储器时的存取速度，减少处理器的等待时间，使程序员能使用一个速度与CPU相当而容量与主存相当的存储器。 Cache的优点 Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高。 Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多。 第六十四页，共一百零六页，2022年，8月28日 用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范围； 任一时刻仅有一片（或一组）被选中。 存储器芯片的存储容量等于： 单元数×每单元的位数 字节数 字长 扩展单元 扩展字长 5.3 半导体存储器与CPU的连接方法 存储器容量的扩展 第六十五页，共一百零六页，2022年，8月28日 存储器容量扩展方法 位扩展 字扩展 字位扩展 扩展字长 扩展单元数 既扩展字长也扩展单元数 第六十六页，共一百零六页，2022年，8月28日 1 位扩展 存储器芯片的字长小于存储器系统的字长时——需进行位扩展。 位扩展：每单元字长的扩展。 第六十七页，共一百零六页，2022年，8月28日 位扩展方法 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。 第六十八页，共一百零六页，2022年，8月28日 用位扩展法扩展存储器 第六十九页，共一百零六页，2022年，8月28日 位扩展示意图 用8片2164A芯片构成64K×8存储器。 LS158 A0~A7 A8~A15 2164A 2164A 2164A DB AB D0 D1 D7 0000H FFFFH .… 64K×1 第七十页，共一百零六页，2022年，8月28日 A15 A0 …… 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE 64K×1位 I/O WE CE D7 D6 D5 D4 D3 D2 D1 D0 读/写 片选 位数的扩展： 　地址线、片选线及读/写信号线并联，数据线单独引出。 第七十一页，共一百零六页，2022年，8月28日 存储器工作时，各芯片同时进行相同的操作。在这种方式中，对存储芯片实际上没有选片的要求，只进行数据位数的扩展，而整个存储器的字数(存储单元数)与单个存储芯片的字数是相同的(如本例中两者均为64K)。 在这种连接方式下，地址线的负载数等于芯片数，而数据线的负载数为1。 第七十二页，共一百零六页，2022年，8月28日 芯片每个单元中的字长满足，但存储单元数不满足。利用这种方法进行存储器扩展时，只在字的方向上进行扩充，而存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。这种方法将存储器的地址分成两部分，低位地址部分接到各存储芯片作为芯片的片内地址，高位地址部分经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片的数据线中的对应位连接在一起。 2 字扩展 第七十三页，共一百零六页，2022年，8月28日 用字扩展法扩展存储器 2 K x 8 CS WE 2 K x 8 CS WE 2 K x 8 CS WE D 0 D 1 D 7 A 0 ～ A 13 WE A 11 ～ A 13 D 0 D 1 D 7 D 0 D 1 D 7 D 0 D 1 D 7 Y 0 Y 7 3 - 8 译码器 A 0 ～ A 10 高位地址 低位地址 第七十四页，共一百零六页，2022年，8月28日 A0～A10 DB AB D0～D7 A0~A10 R/W CS 2K×8 D0～D7 A0～A10 2K×8 D0～D7 D0～D7 A0~A10 CS 译码器