数字逻辑可编程逻辑器件.pptVIP

GAL器件按门阵列的可编程结构可分为两大类。一类是与PAL基本结构相似的普通型GAL器件，“与门”阵列是可编程的，“或门”阵列是固定连接的。例如20引脚的GAL16V8器件。另一类是与PLA器件相似的新一代GAL器件，“与门”阵列和“或门”阵列都是可编程的，例如24引脚的GAL39V8器件。 GAL的基本逻辑结构。普通型GAL的基本结构与PAL相类似，都是由一个可编程的“与”阵列和一个固定连接的“或”阵列组成，所不同的是输出部件结构不同。GAL在每一个输出端都集成有一个输出逻辑宏单元OLMC(Output Logic Cell)，允许使用者定义每个输出的结构和功能。 图6-11是GAL16V8器件的逻辑结构图。GAL16V8器件芯片是具有8个固定输入引脚、最多可达16个输入引脚，8个输出引脚，输出可编程的普通型GAL。它由8个输入缓冲器、8个反馈输入缓冲器、8个输出逻辑宏单元OLMC、8个输出三态缓冲器、“与”阵列和系统时钟、输出选通信号等组成。其中，“与”阵列包含32列和64行，32列表示8个输入的原变量和反变量以及8个输出反馈信号的原变量和反变量。64行表示“与”阵列可产生64个“与”项，对应8个输出，每个输出包括8个“与”项。 目前三十一页\总数六十三页\编于七点 图6-11 GAL16V8的基本逻辑结构 目前三十二页\总数六十三页\编于七点 (1)输入端。GAL16V8的引脚2～9为8个输入端，每个输入端有一个缓冲器，并由缓冲器引出两个互补的输出到“与”阵列；　　(2)与阵列部分，它由8个输入及8个输出各引出两个互补的输出构成32列，即与项的变量个数为16；8个输出中的每个输出对应于一个8输入“或”门（相当于每个输出包含8个“与”项）构成64行，即GAL16V8的“与”阵列为一个32×64的阵列,共2048个可编程单元（或结点）；　　(3)输出宏单元，GAL16V8共有8个输出宏单元，分别对应于引脚12～19。每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能；　　(4)系统时钟，GAL16V8的引脚1为系统时钟输入端,与每个输出宏单元中D触发器时钟输入端相连，可见GAL器件只能实现同步时序逻辑电路，而无法实现异步时序逻辑电路；　　(5)输出三态控制端，GAL16V8的引脚11为器件的三态控制公共端。图6-12是GAL16V8的内部逻辑图。 目前三十三页\总数六十三页\编于七点 图6-12 GAL16V8的内部逻辑图 目前三十四页\总数六十三页\编于七点 6.4.1输出逻辑宏单元OLMC OLMC的结构如图6-13所示。它由一个8输入“或”门、极性选择“异或”门、D触发器、4个多路选择器等组成。“或”门的每个输入对应一个来自“与”阵列的“与”项，输出形成“与或”函数表达式。 图6-13 OLMC的结构图 目前三十五页\总数六十三页\编于七点 异或”门控制输出信号的极性选择，当“异或”门的控制变量XOR(n)，n为OLMC输出引脚号。当XOR(n)为“0”时，“异或”门的输出与输入相同。当XOR(n)为“1”时，“异或”门的输出与输入相反。极性选择还可以用来简化实现某一功能所需要的“与”项数。GAL的输出一般只能实现不大于8个“与”项的函数，如果采用“异或”门，可以把多于8个“与”项作为一个“与”项，例如： D = A + B + C + D + E + F + G + H + I 利用德·摩根定律可变换为: 要得到D，只需由或门产生D，然后令”异或”门控制变量XOR(n)为“1”，对其求发即可。D触发器对输出状态起寄存作用，使GAL适应于时序逻辑电路 4个多路选择器的功能如下: 多路选择器PTMUX用于控制第一个“与”项。来自“与”阵列的8个“与”项当中有7个直接作为“或”门的输入。另一个作为PTMUX的输入，PTMUX的另一输入接“地”。在AC0和AC1(n)控制下（AC0·AC1(n)）,PTMUX选择该“与”项或者“地”作为或门的输入。 目前三十六页\总数六十三页\编于七点 输出选择多路选择器OMUX用于选择输出信号是组合逻辑的还是时序逻辑的。由异或门输出的多需极性的“与或”逻辑结果，在送至OMUX一个输入端的同时通过时钟信号CLK送入D触发器中，触发器的Q输出送至OMUX的另一输入端。OMUX在AC0和AC1(n)的控制下，由（AC0+AC1(n)）选择组合型或寄存器型结果作为输出。 输出允许控制选择多路选择器TSMUX用于选择输出三态缓冲器的选通信号。在AC0和AC1(n)的控制下，TSMUX选择Vcc、“地”、OE或者一个“与”项（PT）作为允许输出的控制信号。 反馈选择多路选择器FMUX用