电子技术基础 刘继承第10章.docxVIP

一、选择题 若想得到一个四分频电路，应采用（ ）二进制计数器。 A 1 位 B 2 位 C 3 位 D 4 位 一位 8421BCD 码加计数器，初始状态Q Q Q Q =0000(Q 是最高位)，当第 5 个计数脉冲作 D C B A D 用后，Q Q Q Q =（ ）。 D C B A A.0111 B.0110 C.0101 D. 0100 J、K 触发器处于计数状态（每个脉冲作用下，状态翻转一次），则 J、K 的状态应为（ ）。 A J=0、K=0 B J=0、K=1 C J=1、K=0 D J=1、K=1 二、计算、分析题 画出题图 10-1 所示电路的输出端波形，设初始状态为0。 画出题图 10-2 所示电路的输出波形Q 和Q ，设初始状态为 0。 写出题图 10-3 所示电路的状态方程 画出题图 10-4 所示电路的Q 端和Q 端的波形，并分析电路的功能，设初态为0。 画出题图 10-5 的 Q ，Q 的波形。 0 1 主从RS 触发器的电路和输入波形如题图10-6 所示，画出触发器Q 端对应的电压波形， 设触发器初态为 0。 JK 触发器电路如题图 10-7 所示，画出在 CP 脉冲作用下，Q， Q ，F1，F2 各端的电压 波形，设触发器的初态为 0。 逻辑电路如题图 10-8 所示，F 为边沿 D 触发器，要求写出触发器控制端的逻辑函数式， 并画出输出信号的波形。（设触发器初态为０）。 写出题图 10-9 所示各电路的次态输出函数表达式，并画出给定输入作用下 Q1、Q2 的电压波形。设触发器的初态为 0。 时序逻辑电路如题图 10-10 所示，分析其逻辑功能，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图，检查电路能否自启动。 分析题图 10-11 所示的时序逻辑电路，画出在时钟CP 的作用下Q2 的输出波形（设初态全为 0），并说明 Q2 输出与时钟CP 之间的关系。 同步计算器如题图 10-12 所示，设触发器初态为 0，要求写出触发器控制端的逻辑函数式，状态转换表，并画出CP 与 Q1、Q2、F 的波形图。 同步时序逻辑电路如题图 10-13 所示，要求写出触发器控制端的逻辑函数式，列出其状态转移表，并画出其工作波形。 时序逻辑电路及输入信号R D，CP 如图 10-14 所示，设各触发器的初态为 0。要求画出 Q ，Q ，F ，F ，F ，F 的电压波形，并说明电路的逻辑功能。 0 1 A B C D 已知题图 10-15 所示电路，时钟脉冲 CP 的频率为 1MHZ，设各触发器的初态均为 0，分析电路的逻辑功能，画出Q ，Q ，Q 的时序图，并说明输出端Z 波形的频率是多少？ 2 1 0 异步时序逻辑电路如题图 10-16 所示，试分析其逻辑功能，并画出状态转换图和波形图。 分析题图 10-17 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。 设计一个 4 人抢答逻辑电路。要求如下：每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位；竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3 人再按动按钮对电路不起作用。 用J—K 触发器和门电路设计一个同步时序逻辑电路，要求：当输入信号X=0 时，按二进制规律递增计数，当X=1 时，按循环码计数，输出状态变量Q2Q1 及其转移图如题图 10-19 所示：要求：（1）画出状态转移图；（2）求状态方程、驱动方程；（3）画出逻辑 电路。