提高主存读写速度.pptVIP

第一页，共十七页，2022年，8月28日 主存技术的发展 从最早使用的DRAM到后来的FPM DRAM、EDD DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM和RDRAM，出现了各种主存控制与访问技术，他们的共同特点是使主存的读写速度有了很大的提高。 今天，就请大家和我一同来看看主存技术的成长历程。 第二页，共十七页，2022年，8月28日 DRAM DRAM（Dynamic RAM）即动态RAM，因为它的集成度高（单片容量可达64M位）、价格便宜且可读可写，因此系统内存的主要容量空间是由DRAM构成的。 DRAM芯片的容量大存储 单元多，地址线的位数多。为了减少芯片的引脚，就把每个存储单元的地址分为行地址和列地址两部分表示。在对每个存储单元进行读写操作时，地址要分两次输入，首先是行地址，然后是列地址，这显然降低了对存储芯片的访问速度。 第三页，共十七页，2022年，8月28日 另外DRAM芯片的存储单元是一个电容性电路，系统要定时对存储数据进行额外的刷新，因此，DRAM芯片的存取速度低，一般为70ns(毫微秒)或60ns,相当于16.7MHZ或更慢的速度，儿而对于CPU300MHZ或更高的速度，两者存在的差距很大。 DRAM芯片的访问方式决定着它的存取速度。所以我们就从它的访问方式来下手，提高他的存取速度。 第四页，共十七页，2022年，8月28日 FPM DRAM 快速页模式随机存储器（Fast Page Mode DRAM,FPM DRAM）它基于一个事实——计算机中大量的数据是连续存放的。它通过保持行地址不变而只改变列地址，从而加快对给定行的所有数据进行快速的访问。 FPM DRAM还支持突发模式访问。 突发访问模式就是指对一个给定的访问，在建立行和列地址之后，可以访问后面3个相邻的地址，而不需要额外的延迟和等待状态。 第五页，共十七页，2022年，8月28日 一个突发访问通常限制为4次正常访问。 一个标准DRAM的典型突发模式访问表示为x-y-y-y，x是第一次访问的时间，y表示后面每个连续访问所需的周期数。 标准的FPM DRAM 可获得5-3-3-3的突发模式周期。 FPM DRAM内存条主要采用72线的SIMM封装，存取速度一般在60ns~100ns左右. 第六页，共十七页，2022年，8月28日 EDO DRAM可获得5-2-2-2的突发模式周期，与FPM DRAM相比，它的性能改善了22%，而其制造成本与FPM DRAM相近。 EDO DRAM 内存条主要采用72线的SIMM形式封装，也有少部分采用168线的DIMM封装，存取时间约为50ns~70ns. 第七页，共十七页，2022年，8月28日 SIMM、DIMM、RIMM 目前，厂家广泛地使用单列直插存储模块（Single In-line Memory Module,SIMM）、双列直插存储模块（Dual In-line Memory Module,DIMM）以及Rambus直插存储模块（ Rambus In-line Memory Module,RIMM）这些就是我们通常说的内存条。 SIMM有30线和72线两种。 DIMM有标准的DIMM和DDR DIMM。标准的DIMM每面84线，双面共168线，故常称168线内存条。而DDR DIMM每面92线，双面184线. RIMM也是双面的，目前就一种RIMM，184线 第八页，共十七页，2022年，8月28日 EDO DRAM EDO DRAM( Extended Data Output DRAM, EDO DRAM)即扩展数据输出方式。 传统的DRAM和 FPMDRAM在存取每一个数据时，输入行地址和列地址后必须等待电路稳定，然后才能有效的读写数据，而下一个地址必须等待这次读写周期完成才能输出。 EDO不必等，它采用一种特殊的主存读出控制逻辑，在读写一个存储单元时，同时启动下一个连续存储单元的读写周期，从而节省了重选地址的时间，提高了读写速度。 第九页，共十七页，2022年，8月28日 SDRAM SDRAM(Synchronous DRAM,SDRAM)即同步动态随机存储器，是一种与主存总线运行同步的DRAM。SDRAM在同步脉冲的控制下工作，取消了主存等待时间，减少了数据传送的延迟时间，因而加快了系统速度。 SDRAM突发模式可达到5-1-1-1，即进行4个主存传输，仅需8个周期，比EDO快将近20% 第十页，共十七页，2022年，8月28日 SDRAM采用新的双存储体机构，内含两个交错的存储矩阵，允许两个主存页面同时打开。连个存储矩阵的紧密配合，存取效率得到成倍提高。 SDRAM速度几经接近主板上的同步Cache的3-1-1-1水准。 SDRAM普遍采