数字电路实验.pptVIP

（3）用示波器测量出输出脉宽TW的值。 T TW 理论值： 方法同测周期。 第二十九页，共四十五页，2022年，8月28日 四、实验报告1．整理实验数据及结果，绘出实测波形图。2．将实测值与理论值比较，分析误差原因。? 五、思考题（写在实验报告中）1．怎样在单稳电路中加一窄脉冲形成电路，使其能处理宽脉冲触发信号？ 2．试改接电路，使其成为占空比可调的振荡器。 第三十页，共四十五页，2022年，8月28日 组合逻辑电路（半加器全加器及逻辑运算） 曲靖师范学院物理实验示范中心 赵德荣 第三十一页，共四十五页，2022年，8月28日 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.预习二进制数的运算。 第三十二页，共四十五页，2022年，8月28日 数字电路实验课件 第一页，共四十五页，2022年，8月28日 实验一 门电路逻辑功能测试 一、实验目的 1．熟悉集成集成逻辑门电路逻辑的功能及应用。 2．掌握集成电路的应用及测试方法。 第二页，共四十五页，2022年，8月28日 二、实验设备 数字电路实验箱 集成电路74LS00＼74LS86＼74S64 数字万用表 示波器 第三页，共四十五页，2022年，8月28日 三、实验内容及步骤 74LS20引脚图 第四页，共四十五页，2022年，8月28日 连线原理图 输入 输出 D C B A Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 第五页，共四十五页，2022年，8月28日 多余输入端的处理 与非门多余输入端的处理 或非门多余输入端的处理 第六页，共四十五页，2022年，8月28日 表二 输入端及其状态 输出 A B C D J K E F G H I 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 第七页，共四十五页，2022年，8月28日 74S64引脚图 第八页，共四十五页，2022年，8月28日 测试电路逻辑功能 A B Z 输入 输出 B A Z 0 0 0 1 1 0 1 1 第九页，共四十五页，2022年，8月28日 Z A B 输入 输出 B A 预习Z Z 0 0 0 1 1 0 1 1 第十页，共四十五页，2022年，8月28日 四、实验报告 画出实验电路，作出实测功能表。 整理数据，写出实验报告。 预习组合电路实验。  第十一页，共四十五页，2022年，8月28日 实验二 组合电路实验 一、实验目的 1．熟悉集成集成电路分析方法。 2．验证半加器和全加器的逻辑功能。 第十二页，共四十五页，2022年，8月28日 二、实验设备 数字电路实验箱 集成电路74LS00，74LS86，74S64 万用表 示波器 第十三页，共四十五页，2022年，8月28日 完成半加器测试填表 Z A B Y 第十四页，共四十五页，2022年，8月28日 加法器 加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 画出逻辑电路图。 由真值表直接写出表达式: 第十五页，共四十五页，2022年，8月28日 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器。 第十六页，共四十五页，2022年，8月28日 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 第十七页，共四十五页，2022年，8月28日 根据逻辑表达式画出全加器的逻辑电路图： 第十八页，共四十五页，2022年，8月28日 实验小结 常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数