第四次计组实验报告.docVIP

武汉大学计算机学院 本科生实验报告 计算机组成原理实验 专 业 名 称 ：计算机科学与技术 课 程 名 称 ：计算机组成原理 指 导 教 师 ：计组组实验老师 学 生 学 号 ：2021302111220 学 生 姓 名 ：陈超 二○二二年十二月 1R实验内容 1.1 ALU模块设计流程： 1.2 实现RF和ALU的关联设计： 2R实验步骤与分析 2.1 ALU模块设计 1、宏定义运算 ALU模块接口定义 定义ALU运算 2.2 符号拓展expand模块设计 1、模块接口定义 2、符号拓展操作（将4位数拓展为32位数，B操作同A相同） 分析：当所传入的4位数最高位为1时（即为负数时），将前29位数都拓展为1，再将后3位去反加1得到补码；若所传入的4位数最高位为0（即为正数），则直接将前28位拓展为0再补上后4位即可。 2.3 顶层模块设计 module sccomp(clk,rstn,sw_i,disp_seg_o,disp_an_o); input clk; input rstn; input[15:0]sw_i; output[7:0] disp_seg_o,disp_an_o; reg[3:0]rom_addr; reg[31:0]clkdiv; wire Clk_CPU; always@(posedge clk o