工学门电路和组合逻辑电路.pptxVIP

工学门电路和组合逻辑电路第1页/共125页 2023/6/26267逻辑代数组合逻辑电路的分析和设计8910加法器编码器译码器第六章 门电路和组合逻辑电路11译码器第2页/共125页 2023/6/263第六章 门电路和组合逻辑电路模拟电路就是处理模拟信号的电路数字电路就是处理数字信号的电路电子技术模拟电子技术数字电子技术第3页/共125页 2023/6/264应用举例第4页/共125页 2023/6/265 在数字电路中，通常是根据脉冲信号的有无、个数和频率等来进行工作的，所以抗干扰能力较强，准确度高。数字电路的优点第5页/共125页 2023/6/266脉冲信号 分立元件门电路二极管与门、或门电路☆TTL集成门电路 ☆组合逻辑电路的分析和设计 ☆ ☆ ☆加法器 ☆☆三极管非门电路 ☆ 逻辑代数逻辑函数的表示方法☆逻辑函数的化简☆ ☆ ☆编码器☆译码器☆本章概要第6页/共125页 2023/6/2676-1 脉 冲 信 号理想矩形波实际矩形波第7页/共125页 2023/6/268脉冲幅度A脉冲上升沿tr脉冲下降沿tf脉冲宽度tp脉冲周期T脉冲频率ftrtptfAT0.1A0.9A0.5A占空比脉冲信号第8页/共125页 2023/6/269脉冲信号有正、负之分如果脉冲跃变后的值比初始值高，则为正脉冲；反之为负脉冲。 正脉冲负脉冲脉冲信号第9页/共125页 2023/6/26106.2 分立元件门电路 门——实现一些基本逻辑关系的电路 最基本的逻辑门有与门、或门和非门 在数字电路中，信号一般用电平（电位）的高低表示两种逻辑系统正逻辑：1表示高电平，0表示低电平负逻辑：1表示低电平，0表示高电平第10页/共125页 2023/6/2611正、负逻辑 正：灯亮 1 开关合 1 高电平 1 有信号 1 灭 0 断 0 低 0 无 0 负逻辑：则结果相反 ABEY第11页/共125页 2023/6/2612数字逻辑基本运算规则逻辑与（逻辑乘）逻辑非逻辑或（逻辑加）第12页/共125页 2023/6/2613ABEY与逻辑二极管与门电路ABDADBR+U(12V)Y第13页/共125页 2023/6/2614二极管与门电路ABY与门逻辑状态表第14页/共125页 2023/6/2615ABYABDADBR–U(– 12V)Y二极管或门电路 只要A或B有一个为高电平，则必有一个二极管导通，输出为高电平；否则输出为0第15页/共125页 2023/6/2616晶体管非门电路 EAYR（非） AY1第16页/共125页 2023/6/2617三极管的开关作用饱和区放大区102520155截止区三极管的工作区第17页/共125页 2023/6/2618饱和区102520155RBRC+UCC三极管的开关作用第18页/共125页 2023/6/2619CEKK断CEKK合CE截止区饱和区三极管的开关作用第19页/共125页 2023/6/2620RC+UCC(5V)YRBUBO+例6.2.1 分析当VA为0V时和3V时三极管的输出VY =？RB1RC+UCC(5V)AY–UBB(– 5V)RB2RB1RC+UCC(5V)Y–UBBRB2+VA+举例第20页/共125页 2023/6/26211.当VA为0V时，很显然发射结反偏，晶体管截止VY =5V2.当VA为3V时，UBO =1.3VIBRC+UCC(5V)YRBUBO+举例第21页/共125页 2023/6/2622AY1当输入A为低电平时，晶体管截止 VY =5V，Y=1当输入A为高电平时，晶体管饱和导通VY =0V，Y=0RB1RC+UCC(5V)AY–UBB(– 5V)RB2举例第22页/共125页 2023/6/26236.3 TTL 集成门电 路集成门电路：将分立元件门电路集成在一块芯片内TTL —Transistor—Transistor Logic晶体管-晶体管逻辑集成门电路与非门 ABY与门BAY或门ABY或非门 ABY异或门 ABY第23页/共125页 2023/6/2624输出高电平2.4V，输出低电平0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。TTL电平——高电平电压接近于电源电压，低电平接近于0VCMOS电平——数字电路中的电平模式第24页/共125页 2023/6/2625TTL与非门电路1、电路组成和工作原理ABCY+5V第25页/共125页 2023/6/2626ABDAR1C+5VNNPABCY+5VTTL与非门电路第26页/共125页 2023/6/