面试笔试题目IC设计基础（流程、工艺、版图、器件）（小编整理）.pdfVIP

我尽一杯，与君发三愿：一愿世清平，二愿身强健，三愿临老头，数与君相见。——《白居易》 面试笔试题目 IC 设计基础（流程、工艺、版图、器件）（小编 整理） 第一篇：面试 笔试题目 IC 设计基础(流程、工艺、版图、器件) IC 设计基础（流程、工艺、版图、器件） 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识， 列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、 CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕 兰微面试题目） 2、FPGA 和 ASIC 的概念，他们的区别。（未知） 答案：FPGA 是可编程 ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户 设计和制造的。根 据一个用户的特定要求，能以低研制成本，短、交货周期供货的 全定制，半定制集成电路。 与门阵列等其它 ASIC(Application Specific IC)相比，它们又具有 设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测 试、质量稳定以及可实时在线检验等优点 3、什么叫做 OTP 片、掩膜片 ，两者的区别何在？ （仕兰微面试 题目） 4、你知道的集成电路设计的表达方式有哪几种？ （仕兰微面试题 目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述 FPGA 等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC 设计前端到后端的流程和 eda 工具。（未知） 8、从 RTL synthesis 到 tape out 之间的设计 flow,并列出其中各 步使用的 tool. （未知） 9、Asic 的 design flow。（威盛 VIA 2003.11.06 上海笔试试题） 10、写出 asic 前期设计的流程和相应的工具。（威盛 ） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 宠辱不惊，看庭前花开花落；去留无意，望天上云卷云舒。——《洪应明》 古之立大事者，不惟有超世之才，亦必有坚忍不拔之志。——苏轼 先介绍下 IC 开发流程： 1. ）代码输入（design input) 用 vhdl 或者是 verilog 语言来完成器件的功能描述，生成 hdl 代 码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic(viewdraw) 2. ）电路仿真（circuit simulation) 将 vhd 代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog ： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： ***ANTI HSpice pspice ，spectre micro microwave: eesoft : hp 3. ）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想 vhd 代码转化成对应一定工艺手段 的门级电路；将初级