三人表决器实验9385.pdfVIP

三人表决器实验 我们实验采取 3 种输入方式:原理图方式,VHDL 方式,VerilogHDL.你可以只看一种.下面我分别一一介绍 三人表决器的功能描述 三个人分别用手指拨动开关 SW1、SW2、SW3 来表示自己的意愿，如果对某决议同意，各人就把自己的指拨 开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。表决结果用 LED （高电平亮） 显示，如果决议通过那么实验板上 L2 （黄灯）亮；如果不通过那么实验板上L1 （红灯）亮；如果对某个决 议有任意二到三人同意，那么此决议通过，L2 亮；如果对某个决议只有一个人或没人同意，那么此决议不 通过，L1 亮。 1.1 采用原理图设计三人表决器 我们根据三人表决器的直值表，可以通过卡诺图化简可以得到： L2=SW1SW2+SW1SW3+SW2SW3 L1=_L2 那么我们可以在 MAX+plusII 中用原理图实现上面的三人表决器 下面仅把和 VHDL 不同的详细写下，相同或基本相同的就一带而过： （1）打开MAX+plusII （2）新建一个图形文件：File 菜单new 新建文件时选择 Graphic Editor file 精选文档 点 OK （3）输入设计文件 我们现在在图形文件中输入电路，我们这个电路需要 AND2、OR3、NOT 三个逻辑门电路和输入输出端，你可 以 Symbol -Enter Symbol （或者双击空白处） 弹出窗口： 精选文档 在 Symbol Name 中输入and2，点 OK 同样可以加入 or3、input、output、not 对 input、output，鼠标左键双击 PIN_NAME，那么PIN_NAME 被选中，并且变黑，然后输入你要改的名字， 如 SW1 把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以 进行连线。 最后的电路图如下图 （4）保存文件： 精选文档 保存为 majority_voter.gdf,Automatic Extension 选.gdf 把文件设为当前工程：FILE-PROJECT-SET PROJECT TO CURRENT FILE MAX+PLUS II 的标题条将显示新的项目名字 精选文档 至此，程序输入就已经完成了 （5）检查编译 指定下载的芯片型号 指定芯片的管脚 （参见10 分钟学会 PLD 设计 2 －设计的编译） 此时的图形为： 下图为 SW1 放大的图，其中 majority_voter@41 中前部分为设计的文件名，后面 41 为 EPM7128SLC84-15 的 41 脚，也就是说电路图中 SW1 被指定到 EPM7128SLC84-15 的41 脚（而实验板上41 脚被连接到指拨开关 SW1 上了，这样电路图上 SW1 就和实验板上的硬件 SW1 实现了连接）。 1.2 采用 VHDL 设计三人表决器 打开 MAX+plusII,在开始菜单内选择 MAX+PLUS II 项，开始运行 MAX+PLUS II （如下图） 精选文档 你最好把图标放到桌面上，以后直接双击 MAX+PLUS II 图标就可以运行软件了 在 MAX+PLUSII 上点右键，选择发送到-桌面快捷方式 （如下图），那么你桌面上就看到MAX+PLUS II 了。 3.2 新建 VHDL 文档 （图形和verilog-HDL 设计的过程见后面的部分） FILE-NEW 精选文档 或者点下图的新建图标： 连后选择 Text Editor File 文件，点 OK 如下图 3.3 输入设计文件