半导体集成电路-闩锁效应.pptxVIP

闩锁效应及版图 设计注意事项 了解闩锁效应的产生原理闩锁效应的避免措施掌握版图设计中闩锁效应的防止措施CIRCUIT .....................................半导体集成电路学习目标 闩锁效应的产生原理什么是闩锁效应(Latch-up)闩锁效应就是指CMOS电路中在电源 VDD和地线GND之间，由于寄生的NPN和 PNP相互影响，形成PNPN结构，在特定 条件下会产生一低阻抗通路，使VDD和 GND之间产生大电流，导致器件无法正常 工作，甚至烧毁器件的现象。CIRCUIT .....................................半导体集成电路 闩锁效应的产生原理?闩锁效应原理分析OUT—；接VDD 1Rwell衬底XP阱XQ1 .....!接VSS :Rsub Q2二=正常工作状态=闩锁效应的产生如果满足妇＞ 1 B 2/ 即可形成正反馈回路，一旦正 反馈回路形成，此时即使 外界触发信号消失，两只 寄生晶体管仍能保持导通, CMOS管处于闩锁状态。CIRCUIT .....................................半导体集成电路 闩锁效应的产生原理产生闩锁效的条件由于受噪声或外界信号影响使得两个寄生三极管的发射结处 于正偏；存在正反馈条件，即两个寄生三极管的电流放大倍数^NpN^pNp1 ；电源所提供的最大电流大于寄生PNPN结构（可控硅）导通所需要 的维持电流。CIRCUIT .....................................半导体集成电路 ?外延衬底:将器件制作在重 掺杂衬底上的低掺杂 夕卜延层中，降低Rsub.囲闩锁效应的避免措施I工艺设计级抗闩锁措施CIRCUIT 」................./!半导体集成电路 闩锁效应的避免措施工艺设计级抗闩锁措施?绝缘体硅外延结构（SOI）：在表层和衬底之 间加入一层绝缘层， 消除寄生PNPN结构, 从根本上避免了闩锁 效应。NMOSt PMOS 管W 鄙CIRCUIT .....................................半导体集成电路 闩锁效应的避免措施?电路应用级抗闩锁措施7在使用电路的过程中，尽量避免电源的跳动，要使用稳压源；输入信号不得超过电源电压，防止寄生三极管的发射结正偏，如果 超过电源电压，应该加上限流电阻；限制电源的输出电流能力，防止电源提供电流过大，超过寄生 PNPN结构导通所需的维持电流，这可以通过在CMOS的输入端或 者输出端加限流电阻来实现。CIRCUIT .....................................半导体集成电路 闩锁效应的避免措施?版图设计级抗闩锁措施加粗电源线和地线，合理布局电源接触孔，减小横向电流密度C和串联电阻;1增加扩散区的间距，尽可能使P阱和PMOS管的区域离得远一些,iX .A____v .：XeZ如输出级的NMOS、PMOS放在压焊块两侧。C U I T半导体集成电路 闩锁效应的避免措施n版图设计级抗闩锁措施双层GuardRing保护环P+subVDDEP+环围绕Nwcll外侧，并接GND构成空穴少子保护环，避免PMOS 的空穴注入至UNMOS区；N+环围绕NMOS,并接VDD构成电子少子 保护环，避免NMOS的电子注入到PMOS区。少子保护环增加了 NPN的基区宽度和掺杂浓度，从而降低了其电流放大系数。I N+环围绕Nwcll内侧，并接VDD构成电子多子保护环，并起 衬底接触作用；P+环围绕NMOS,并接GND构成空穴多子保 护环，并起衬底接触作用。多数载流子保护环相当于减小了Rwel 1 和 Rs多数载流子和少数载流子是相对的，另外一定要保证这些环的 有源区应该是连续的，不能出现开环。［少数载流子保护环:［多数载流子保护环:CIRCUIT .....................................半导体集成电路 避免措施闩锁效应的防止措施CIRCUIT ...........................半导体集成电路闩锁效应的 产生原理 THANKS