译码器与编码器.pptVIP

二、4位数值比较器 第三十页，共四十六页，2022年，8月28日 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。 第三十一页，共四十六页，2022年，8月28日 逻辑图 第三十二页，共四十六页，2022年，8月28日 三、比较器的级联 集成数值比较器 第三十三页，共四十六页，2022年，8月28日 第一页，共四十六页，2022年，8月28日 A1 A0 2-4线译码器74LS139的内部线路 输入 控制端 输出 第二页，共四十六页，2022年，8月28日 74LS139的功能表 “–”表示低电平有效。 第三页，共四十六页，2022年，8月28日 74LS139管脚图 一片139种含两个2-4译码器 第四页，共四十六页，2022年，8月28日 3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 第五页，共四十六页，2022年，8月28日 逻辑表达式 逻辑图 电路特点：与门组成的阵列 第六页，共四十六页，2022年，8月28日 集成二进制译码器74LS138 A2、A1、A0为二进制译码