数字电路逻辑设计第四章.pptVIP

数字电路逻辑设计第四章第一页，共五十五页，2022年，8月28日1 第4章 组合逻辑电路 组合逻辑电路设计 组合逻辑电路分析 本章重点 第二页，共五十五页，2022年，8月28日2 数 字 系 统逻 辑 电 路组合逻辑电路时序逻辑电路第三页，共五十五页，2022年，8月28日3 组合逻辑电路的特点 结构特点：基本上由门电路组成；只有从输入端到输出端的直接通路，而没有从输出端到输入端的反馈回路；电路中不包含具有记忆功能的存储元件 逻辑特点：任何时刻电路的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用之前电路原来所处的状态无关 第四页，共五十五页，2022年，8月28日4 组合逻辑电路的一般框图描述 组 合 逻辑 电 路x1x2xnZ1Z2ZnZ1＝f1 (x1，x2, …xn)Z2＝f2 (x1，x2, …xn)Zn＝fn (x1，x2, …xn)第五页，共五十五页，2022年，8月28日5 4.1 组合逻辑电路分析 分析目的--根据给定逻辑电路，找出该电路的逻辑功能 组合逻辑电路分析是建立在逻辑代数基础上的，大部分分析步骤与逻辑函数的运算、化简和变换有关； 常见的典型组合逻辑电路有：编码器、译码器、数据选择/分配器、全加器、数值比较器、奇偶产生/校验器等第六页，共五十五页，2022年，8月28日6 组合逻辑电路分析例ABA＋BA ＋BABF11≥1≥1≥1(真值表略)异或逻辑 4.1 组合逻辑电路分析 第七页，共五十五页，2022年，8月28日7 4.1 组合逻辑电路分析 组合逻辑电路分析的一般步骤逻 辑 图 逐级写出输出表达式化简和变换列真值表概括电路逻辑功能第八页，共五十五页，2022年，8月28日8 组合逻辑电路分析例 ABF11ABABA ·B(真值表略)同或逻辑4.1 组合逻辑电路分析 第九页，共五十五页，2022年，8月28日9 1 1 0 11 0 0 1+) 加数 第十页，共五十五页，2022年，8月28日10 1 1 0 11 0 0 1+) 0 1 加数和进位第十一页，共五十五页，2022年，8月28日11 1 1 0 11 0 0 1+) 1 0 0 1 加数和进位第十二页，共五十五页，2022年，8月28日12 1 1 0 11 0 0 1+) 1 1 0 0 0 1 加数和进位第十三页，共五十五页，2022年，8月28日13 1 1 0 11 0 0 1+) 0 1 1 01 0 0 1 加数和进位第十四页，共五十五页，2022年，8月28日14 1 1 0 11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位第十五页，共五十五页，2022年，8月28日15 1 1 0 11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位逢二进一 各位相加时实际上是两个加数和低位来的进位三个数相加 各位加法运算产生的结果都是本位和和向高位的进位第十六页，共五十五页，2022年，8月28日16 半加器 加法运算规律：1 1 0 11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位逢二进一 各位相加时实际上是两个加数和低位来的进位三个数相加 各位加法运算产生的结果都是本位和和向高位的进位第十七页，共五十五页，2022年，8月28日17 全加器 半加运算和半加器 仅仅是两个加数相加求和，不考虑低位进位，称为半加运算。半加运算产生“半加和”和“半加进位”，半加运算是一种过渡性的不完整加法运算。能完成半加运算的电路称为半加器第十八页，共五十五页，2022年，8月28日18 半加器ABS′CO′0000011010101101 列出半加运算的真值表，进而得出半加器的逻辑函数表达式和逻辑图=1ABS′CO′∑ABS′CO′半加器逻辑符号 全加器 第十九页，共五十五页，2022年，8月28日