HDMI技术原理及测试介绍.pptxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
HDMI技术原理及测试介绍;报告綱要 HDMI定義及接口分類 HDMI發展歷程及個版本性能對比 傳輸原理介紹 設計注意事項 HDMI測試介绍 ;HDMI 定義及架构;HDMI 接口分类;HDMI各版本性能對比;HDMI 2.0: 传承自HDMI1.X;HDMI 2.0接口变化; HDMI原理介紹 ; 每一个标准的HDMI连接,都包含了3个用于传输数据的TMDS传输通道,还有1个独立的TMDS时钟通道,以保证传输时所需的统一时序。在一个时钟周期内,每个TMDS通道都能传送10bit的数据流。而这10bit数据,可以由若干种不同的编码格式构成。 一般来说,HDMI传输的编码格式中要包含视频数据(HDMI1.3版本前每个像素采用24bit)、控制数据和数据包(数据包中包含音频数据和附加信息数据,例如纠错码等)。TMDS每个通道在传输时要包含一个2bit的控制数据、8bit的视频数据或者4bit的数据包即可。在HDMI信息传输过程中,可以分为三个阶段:视频数据传输周期、控制传输周期和数据包传输周期。;TMDS技術介紹;HDMI TMDS Data与支持分辨率的关系;二、視頻分辨率與所需傳輸帶寬的關係;13;Audio Return Channel------ARC; HDMI設計注意事項 ;;二、HDMI線路layout注意事項;3.2.避免Discontinuity;HDMI測試项目;CRU的用途主要是利用PLL锁相环回路来还原Clock,为了确认原始Clock不带有过量的Jitter,经过CRU后Clock能有效的还原,示波器会使用软体模拟一阶PLL,针对PLL还原的Clock作Jitter的量测,Jitter过大表示原始Clock带有过量的Jitter,无法利用PLL的特性有效的锁住频率。; 眼图的量测如上图所示,可以确认信号的品质及阻抗匹配是否有一定的水平,通过多次信号堆叠的结果,可以看出信号电压是否有足够的眼高及稳定性,Jitter是否合乎规范让眼图有足够的眼宽。 在HDMI眼图测项部分,可容许Eye Mask左右移动一个Tbit的空间,只要在这个移动范围内,存在一个移动位置让信号可以不压到Eye Mask,就可以PASS,这是因为HDMI架构中。Sink端含有CRU的component,只要有合乎规范的眼高与眼宽,sink端就有足够的能力去判断在这个移动范围内的信号。 ; 为了保证每对data lane之间(D0-D1,D1-D2,D2-D0) 的Skew(抖動)是否在规范的范围内0.2 Tpixel(Tpixel=10*Tbit,Tbit为一个bit???的时间)以内,在量测时会Trigger每对data信号中都会有的control encoding pattern,藉由相同的pattern量测信号对之间的skew。 );除了验证data lane之间的inter-pair skew,data及clk这四对差分信号本身的品质也需要一定的水准,intra-pair skew即是为了确认正负端(D0+-D0-,D1+-D1-,D2+-D2-,CLK+-CLK-)之间的skew是否符合规范限制,其skew范围不能超过0.15Tbit;由于信号从待测物到示波器中会经过探棒,对信号会有微小skew及其他影响,因此在测量之前,探棒的校正非常重要。;该测试为量测信号在转态时(0-1,1-0)所需要的时间,为了有较好的信号特性是传输速率的保证,在设计上rise time和fall time也会越快,但是为了抑制EMI的影响,会对rise time和fall time有所限制。在HDMI CTS的规范上就限制了HDMI的信号转态时间不可快于75ps。;在HDMI的架构中有一单一传送Clock的通道以及CRU(Clock Recover Unit)的元件,Clock duty cycle与Jetter的量测即是为了确保Clock的品质,影响到duty cycle的只要原因有Jitter以及不对称的Rising and Falling Edge,因此在HDMI CTS规范中针对Clock cycle定义了40%-60%的限制 。;Thank you!;感谢观看!

文档评论(0)

diliao + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档