太原理工大学EDA实验报告-2位十进制加法器.pdfVIP

实验报告 课程名称： EDA 技术与FPGA 应用设计 课设题目： 2 位十进制计数器 实验地点： 信息学院楼CPLD 实验室 专业班级： 学 号： 学生姓名： 指导教师： 张文爱 2016 年 4 月 1 日 实验二 2位十进制计数器 一、实验目的 1．熟悉ispDesignEXPERT System、QuartusII的原理图设计流程的全过程。 2．学习简单时序电路的设计方法。 3．学习EDA设计的仿真和硬件测试方法。 二、实验原理 2位十进制计数器参考原理图如图1所示，也可以采用其他元件实现。 图 用 设计一个有时钟使能的 位十进制计数器 1. 74LS390 2 三、实验任务 （1）设计2位十进