海思消费类芯片可靠性测试技术总体规范V2.0.pdfVIP

海思消费类芯片可靠性测试技术总体规范V2.0 可靠性测试技术总体规范V2.0 拟制： 审核： 批准： 日期： 2020-06-22 海思消费类芯片可靠性测试技术总体规范V2.0 历史版本记录 版本 时间 起草/修改人 内容描述 审核人 批准人 V1.0 2019-10-30 首次发布 新增封装可靠性测试 总体流程图，以及测试 前后的要求，并将《可 V2.0 2020-06-22 靠性测试总体执行标 准(工业级)》.xlsx 作为 本规范的附件 海思消费类芯片可靠性测试技术总体规范V2.0 适用范围: 本规范规定了芯片可靠性测试的总体规范要求，包括电路可靠性、封装可靠性。适用于 量产芯片验证测试阶段的通用测试需求，能够覆盖芯片绝大多数的可靠性验证需求。具体的 执行标准可能不是本规范文档，但来源于该规范。本规范描述的测试组合可能不涵盖特定芯 片的所有使用环境，但可以满足绝大多数芯片的通用验证需求。 简介： 本标准规定芯片研发或新工艺升级时，芯片规模量产前对可靠性相关测试需求的通用验 收基准。这些测试或测试组合能够激发半导体器件电路、封装相关的薄弱环节或问题，通过 失效率判断是否满足量产出口标准。相比正常使用场景，该系列测试或测试组合通常以特定 的温度、湿度、电压加速的方式来激发问题。 引用文件： 下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其 随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规 范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新 版本适用于本规范。 序号 参考标准 说明 1 JESD47I 可靠性测试总体标准 2 3 1. 可靠性概念范畴 “可靠性”是一个含义广泛的概念，以塑封芯片为例，狭义的“可靠性”一般芯片级可 靠性，包括电路相关的可靠性(ESD、Latch-up、HTOL)和封装相关的可靠性(PC、TCT 、HTSL、 HAST 等) 。但是芯片在应用场景中往往不是 “独立作战”，而是以产品方案(PCB 板上的一个 元器件)作为最终应用。因此广义的 “可靠性”还包括产品级的可靠性，例如上电温循试验 就是用来评估芯片各内部模块及其软件在极端温度条件下运行的稳定性，产品级的可靠性根 据特定产品的应用场景来确定测试项和测试组合，并没有一个通用的规范。本规范重点讲述 芯片级可靠性要求。 海思消费类芯片可靠性测试技术总体规范V2.0 2. 通用芯片级可靠性测试要求 2.1 电路可靠性测试 Requirements3 Required (R)/ Stress Ref. Abbv. Conditions #Lots/SS per Lot Duration/Accept Considered (C) High Temperature JESD22-A108, T ≥ 125 ℃ HTOL J 3 Lots/77 units