数字电路试卷答案.docxVIP

标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等：）计算器开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题 2 分，共 20 分） 一位 8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】A．4:6 B.1:10 C.4:10 D.2:4 若输入变量A、B 全为 1 时，输出F=1，则其输入与输出的关系是 【 B 】A.异或 B.同或 C.或非 D. 与 或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4 ． 一 个 8 选 一 的 数 据 选 择 器 ， 其 地 址 输入 （ 选 择 控 制 输 入 ） 端 的 个 数 是 【 C 】 A. 4 B. 2 C. 3 D. 1 6 最小项 ABCD 的逻辑相邻最小项是 【 A 】 ABCD B. ABCD C. ABCD D. ABCD 同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】A.工作速度高 B. 触发器利用率高 C. 电路简单 D. 不受时钟CP 控制 7．一位 8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A．4:6 B.1:10 C.4:10 D.2:4 8 ． 组合逻辑电路通常由【 】组合而成。 【 B 】 A. 触 发 器 B. 门 电 路 C. 计 数 器 D. 锁 存 器 Y ? Y ? Y 9．8 线 — 3 线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其 输 出 2 1 0 的值是 【 C 】 A. 1 1 1 B. 0 1 0 C. 0 0 0 D. 1 0 1 10．逻辑表达式A + B C = 【 C 】 A. A+B B. A+C C. （A+B）（A+C） D. B+C 二．填空题（每小题 2 分，共 20 分） CC1．555定时器构成的施密特触发器，若电源电压V ＝12V，电压控制端经0.01μF电容接地， CC 则下触发电平UT ＝ 4 V。 – 对于JK触发器，若 J ? K ，则可完成 T 触发器的逻辑功能。 CC555定时器构成的施密特触发器，若电源电压V ＝12V，电压控制端经0.01μF电容接地， 则上触发电平UT+ ＝ 8 V。 CC 若ROM 具有 10 条地址线和 8 条数据线，则存储容量为 1K×8 比特。 逐次逼近型A/D 的数码位数越少，时钟频率越 高 。 对于JK 触发器，若 J ? K ，则可完成 D 触发器的逻辑功能。 三态输出门三种状态：高电平、低电平、高阻态。 当七段显示译码器的输出为低电平有效时，应选用共 阳 极数码管。 在数字信号的作用下，三极管要在截止和饱和状态 之间转换。 D 触发器的特征方程为 Qn+1 =D 。 三．判断题(正确的在题后括号内打“√，”错的打“×”。每小题2 分，共10 分) 【 √ 】1．数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 【 × 】2．八路数据分配器的地址输入（选择控制）端有8个。 【 × 】3．D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。 【 √ 】4．组合电路没有记忆功能。 【 √ 】 5．CMOS电路已超越TTL成为统治地位的逻辑器件。 四．化简题（每小题5 分，共20 分） 用公式法化简： L = ( A+ B + C )( A+ B + C ) 解 ： L = A+ B （5分） 用公式法化简： L ? AB ? AC ? BCD 解 ： L ? AB ? AC ? BCD ? AB ? AC ? ABCD ? ABCD ? AB ? AC （5分） 用卡诺图化简逻辑函数：F 解： ? AD ? AB D ? A B C D ? A BC D 10 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 F ? AD ? B D （2分） 五．画图题(每小题10 分，共20 分) 已知主从JK 触发器J、K 的波形如图所示，画出输出Q 的波形图（设初始状态为 0）。 1 2 3 4 5 6 CP CP JK J K 解： JK J K Q 0 0 保持不变 1 0 0 1 置1 置0 1 1 翻转 CPJ CP J K Q （6 分） 利用 74160 的异步清零功能设计七进制计数器，并画出状态图。 20Q Q Q Q 2 0 3 1 1Q3Q2 Q Q0 RCO 7471461060 1 ET 1 EP RDD L D3 1 R D 解： D2 D1 D 0 CP∧