数字电子技术试卷.docxVIP

数字电子技术试卷 一、填空（20 分） 1. 数制转换： (8F)16 = ( 143 )10 = (2 = ( 217 )8。 (3EC)H = ( 1004 )D，(2003) D = (11111010011)B = ( 3723)O 。 有一数码作为自然二进制数时，它相当于十进制数 147 ，作为 8421BCD 码时，它相当于十 B AC D ? A B C ? B AC D ? A B C ? D 已知某函数 F ? ?? ?  B ? A ? C D ?? ?? ? ?  AB ? C D ?? ，该函数的反函数 F = ? 如果对键盘上 108 个符号进行二进制编码，则至少要 7 位二进制数码。 在 TTL 门电路的一个输入端与地之间接一个 10K?电阻，则相当于在该输入端输入 高 电平； 在 CMOS 门电路的输入端与电源之间接一个 1K?电阻，相当于在该输入端输入 高 电平。 TTL 电路的电源电压为 5 V， CMOS 电路的电源电压为 3—18 V 。 74LS138 是3 线—8 线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 Y 7 应为。 一个 10 位地址码、8 位输出的 ROM，其存储容量为 8K 或 213 。 Y Y Y ? J K ? ? K Q n=C5V? ? J K ? ? K Q n = C 5V ?1 5V Y Y Y Y 3 2 1 0 将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM。该 ROM 有 11 根地址 线，有 16 根数据读出线。 10 .能够实现“线与”的 TTL 门电路叫 OC 门 ，能够实现“线与”的 CMOS 门电路叫 OD 门。 二、完成以下要求。（8 分） 要实现 Y=A+B 的逻辑关系，请正确连接多余端。 Y A Y B (b) （a）多余端接电源或与 A 或 B 接在一起 （b）多余端接地或与 A 或 B 接在一起 写出下图的逻辑表达式。 A B EN Y 三、用代数法将下列函数化简为最简与或表达式。（9 分） 1. ； Y ? ABC D ? ABD ? BC D ? ABC ? BD ? BC = B 2 2.. Y ? J K ? J Q n 3 KQ n = 3． Y ? A ? B ? C 1 ? A ? B ? C ? A ? B ? C = 1 AB ? BC ? AB ? BC ? C D 1 1. Y  ? AB C ? AB C ? ABC ? BC D ；Y = BD ? BD ? AC ? A B D ? Y 2 A, B , C , D ?? ? m ?0,2,5,8,9 ?，约束条件 AB+BC=0;Y = 2Y 2 3 ? ? m ?3,5,8,9,11,13 ,14 ?? ? d ?0,15 ?. = A BC ? BC D A BC ? BC D ? ABC ? BCD 按表 1 栏的要求, 图中完善 F1~F5 的逻辑符号，并按图中的逻辑符号将 F6~F7 的名称填入相应位置； 在表 2 栏中填入各输出端的逻辑表达式； 若 ABCD = 1001，将各输出值填入表 3 栏中。 F1 F 1 F 2 F 3 F 4 F 5 F 6 CC R F 7 ?1 =1 =1 ? 1 ＆ A B C D 1 与非门 或非门 异或门 同或门 与或非门 OC 或 OD 三态门 2 略 略 略 略 略 略 略 3 1 0 1 0 0 0 0 F1F2F3F4F5F6F7六、用四选一数据选择器 74LS153 F1 F2 F3 F4 F5 F6 F7 Y1/2 Y 1/2 74LS153 D D D D 3 2 1 0 A A ST 1 0 1 C A B 七、用集成二进制译码器 74LS138 和与 八、请画出题图电路的 Q0、Q1 的输出波形， 非门构成全加器。(10 分) 假设初始状态皆为 0。 （8 分） (过程略) Si S i Y Y Y 0 1 2 Y Y Y 3 4 5 Y Y 6 7 A A A 0 1 2 ST ST ST B C A C B A 1 i 1 1J CP C1 A 1K  Q 0 1J C1 1K 1 Q CP 1 A Q 0 Q 1 i i 九、分析用集成十进制同步可逆计数器 CT74LS192 组成的下列计数器分别是几进制计数器。CT74LS192 的 CR 为异步清零端（高电平有效）， LD 为异步置数控制端（低电平有效），CPU、CPD 为加、减计数脉冲输入端（不用端