数字电路教案阎石 第四章.docxVIP

第四章．触发器 概述 触发器的电路结构及动作特点 基本 RS 触发器的电路结构与动作特点 一． 电路结构与工作原理 =1Q =1 Q =1 Q D S D SR S R Q Q D S D R , S 高电平有效 D D 二． 动作特点： 例 4.2.1 同步 RS 触发器的电路结构与动作特点 一.电路结构与工作原理 S S D Q CP Q R R D 1SC1 1R 1S C1 1R Q Q 二.动作特点： 讲例 4.2.2 主从触发器的电路结构与动作特点一.电路结构与工作原理 图见书P192 必须指出，主从触发器，无论是R-S 型还是 J-K 型，都必须使CP 高电平期间逻辑输入保持不变， 否则会出现逻辑错误。我们知道，从触发器的状态，也就是整个触发器的状态，决定于CP 负跳变时主触发器的状态。而在 CP 高电平期间，主触发器一直是打开的。粗略看来，主触发器的最后状态（CP 即将负跳变时的状态）应决定于当时的逻辑输入，而与以前的逻辑输入无关，因此，CP 高电平时， 逻辑输入有变化，字要接近CP 负沿期间正确即可。其实不然，下面举例说明。 以 TK 为例。假定CP 正沿到来之前，T=0，K=1，而且主触发器和从触发器都是 0 状态，即Q=0， O =1。那么，但CP 正沿到来时，因为G ， G 的输出都是 1，所以主触发器的状态保持0 不变。但 7 8 是，如果T 端受到正脉冲干扰，使在一段时间里暂时变成了J=K=1，则由于CP 仍处于高电平，主触 发器将被置 1。伺候，即使T 仍变回低电平，但由于G 输入端有Q 的低电平封锁，使G 输出不变， 8 8 因而主触发器的状态的保持在 1 状态上。当 CP 负沿到来时，将使从触发器也置 1。可见主触发器在CP 高电平期间只能翻转一次，一旦翻转之后，无论J，K 状态再怎样改变，也不可能再翻转回来。这种现象叫一次翻转。一次翻转现象降低了主从JK 触发器的抗干扰能力。 对于主从 RS 触发器，显然不存在 CP 高电平期间只能翻转一次的问题，但受到干扰时，同样会造成逻辑错误，例如主从触发器的状态都是0，CP 正沿到来时，S=R=0，如果CP 高电平期间，S，R 不受干扰，触发器的状态仍为 0。但如果 S 受到正脉冲干扰，短时间内出现S=1，R=0 的情况，则主触发器置 1。以后即使S 再回到 0，主触发器将保持1 不变，到CP 负沿到来时，从触发器也置1。这说明干扰信号造成了持续性错误。 边沿触发器的电路结构与动作特点利用CMOS 传输门的边沿触发器（不讲了） 一.维持阻塞触发器（只讲D 触发器） 在书中图 4。2。17 中，如果没有①、②、③线电路可简化为由同步RS 触发器直接转换成 D 触发器，也就是D 型锁存器。前面已经说到，这个触发器是存在容翻问题。因此我们的主要任务就是分析①、②、③这三条线的作用。 当 CP=0 时， G 3 、G 都被封锁，对G 、G 4 1 2 构成的基本 R D  ? S 触发器（P187 表 4.2.2）来说， D 是 S ? R ? 1，输出保持原状态不变(CP=0 时， G ? G ? 1)，也就是说，D 的状态对触发器无影 D D 3 4 响，①、②、③这三条线不起作用。 当 CP 由 0 变成 1 时，要分别讨论D=0，D=1 两种情况。 D=0， G ? 0, G ? 1 时， G ? G G CP ? 1?1?1 ? 0 5 6 4 3 6 D=1， G ? 1, G ? 0 时， G ? G CP ? 1?1 ? 0 5 6 3 5 当 D=0 时， G ? G ? 1(CP ? 0时），G ? G ? CP ? 1，G ? G ? G ? CP ? 0 3 4 3 5 4 6 3 由于G 4 的输出是G ， G 1 2  组成的的基本 R D  S 触发器的置 0 端，因此我们把G ， G D 4 6 称为触发器 的置 0 通道。类似地，把G ， G 称为触发器的置 1 通道。将置 0 通道单独画出来，如下图a 所示。 3 5 实际上这是一个基本R S 触发器，通过②这条线，可以将电路分别锁定在 1，0 两种状态。如果 D=0， D D G =1（CP=0 时G =1）线③为 1，则G 输出 0，即使D 以后再由 0 变为 1，由于线②的反馈锁定作 3 3 4 用， G 4的输出仍能保持 0 不变。同时线④也可靠地输出 1 信号。（置 0 维持线，置 1 阻塞线） G4 G4 G6 3 4 2 D 置 0 通道 31G 3 1 G3 G5 4 4 置 1 通道 将置 1 通道单独画出，如图 b 示。它也是一个基本R S 触发器，当置 0 通道锁定在 0 状态输出 D D 时，线④的 1 信号使G 的输