DSP学习笔记(三)——TMS320F28335硬件结构 .pdf

DSP学习笔记（三）——TMS320F28335硬件结构 第⼆章 TMS320F28335 硬件结构 1 TMS320F28335硬件概述 Tms320f28335主要有8个部分组成，由32位的cpu内核、集成内存、总线、DMA、DMA总线、中断管理、控制率加速器、外设总线、 外设等部分。 总线为哈佛结构，cpu可在⼀个时钟周期完成对数据存储器与程序存储器的访问。 DMA总线，可以使特定模块直接与内存交换数据，不过cpu。 2 cpu架构 2.1内核 F28335属于C28x+FPU（Floating Point Unit，浮点运算单元）的C28x 系列增强型DSP 控制器（Digital Signal Controllers，DSC），包括⼀个32位定点cpu⼀个32位浮点运算单元。 浮点数格式遵循ieee-754标准。（IEEE 754规定了四种表⽰浮点数值的⽅式：单精确度（32位）、双精确度（64位）、延伸单精确度 （43⽐特以上，很少使⽤）与延伸双精确度（79⽐特以上，通常以80位实现）。只有32位模式有强制要求，其他都是选择性的。） 2.2乘法器 F28335内嵌⼀个16 ×16 位和32 ×32 位的乘法器及乘累加核(MAC)，可以在⼀个指令周期完成32 ×32 位乘法进⾏累加运 算。 2.3移位器 32位桶形移位器。 2.4总线结构 哈佛架构 1条程序读总线：22根地址线与32根数据线 1条数据读/写：32根地址线与32根数据线 （地址线⽤来寻址，即在计算机中找⼀个数据时，先访问其地址。数据线⽤来传输数据） 图2-1 C28x+FPU 总线结构框图 外设总线：ti为了实现不同外设在dsc系列器建的迁移，2833x/2823x器件采⽤⼀个外设互联的外设总线标准。此总线由16条地址线和 16/32条数据线组成。 2.5 cpu寄存器 1组标准寄存器组：累加ACC、乘积P、程序寄存器、状态寄存器、乘数寄存器、辅助寄存器XAR0~XAR7、中断控制寄存器 1组FPU寄存器：浮点结构寄存器R0H~R7H、浮点状态寄存器STF、重复块寄存器RB Cpu状态寄存器有两个：16字长的ST0、ST1（4个位域变量需要⽤户编程） 中断寄存器：中断使能IER、中断标志IFR、调试中断使能DBGIER 使⽤c语⾔编程时，只需要配置ST1中4个位域变量 （1）EALLOW（仿真访问使能，解锁写保护） 复位默认0，即禁⽌对⽚上外设模块写保护寄存器进⾏写⼊访问，（禁⽌对f28335的写保护寄存器与仿真空间写访问） ⽚上外设模块写保护寄存器包括：器件仿真寄存器、FLASH模块相关寄存器、CSM模块相关寄存器、PIE中断向量表、系统控制模块相关 寄存器（如PLLSTS等）、ePWM模块相关寄存器（如TZSEL等）、GPIO模块相关寄存器（如GPACTRL、GPIOXINT1SEL等）、 XINTF接⼝相关寄存器、DMA模块相关寄存器、eCAN模块相关寄存器。 在F28335的头⽂件模板DSP2833x_Device.h中，定义了两条EALLOW被置1和清0的宏定义C语句如下。 #define EALLOW asm (“EALLOW”); //EALLOW被置1 #define EDIS asm (“EDIS”); //EALLOW被清0。其中， EALLOW位被置1的2833x汇编指令语法格式为： EALLOW； EALLOW位被清0的2833x 汇编指令语法格式为： EDIS; 要注意的是，在中断时EALLOW会被置0。 （2）VMAP（中断映射向量位） 复位默认1，表⽰把中断向量表映射到f28335⽚上程序储存空间，范围0x3FFFC0~0x3FFFFF,Ox3FFFC0为复位向量。 可⽤汇编指令：“CLRC VMAP”将VAMP清0，这时，CPU中断向量表映射到F28335⽚上程序存储器空间的低端地址，地址范围为 0x000000~0x00003F，即CPU的复位向量位于0x000000。VMAP清0是为了兼容c281x的需要⽽设置的。 （3）INTM（中断全局屏蔽位） 复位默认1,表⽰禁⽌F28335所有可屏蔽中断请求信号送到CPU内核. #define EINT asm (“clrc INTM”)； //INTM被清0，中断总开关闭合 #define DINT asm (“setc INTM”)； //INTM被置1，中断总开关断开 (4)DBGM(调试使能屏蔽位) 复位默认1，表⽰禁⽌仿真器（Emulator）实时访问存储器和寄存器内容，CCS调试器（Debugger）不能更新观