ESD技术在集成电路防护中的应用.pdfVIP

电子测量 ESD技术在集成电路防护中的应用 曹翠娇，闫利哲 （石家庄麦特达电子科技有限公司，河北石家庄，050200） 摘要： ESD是指静电放电，是生产制造集成电路的过程中一种常见的现象。集成电路出现静电放电现象的成因比较简单，通常两个不同的 静电势物体在静电场感应下接触，其中的静电荷会发生交互传感的现象，这时候静电场会产生上千伏的电压，在这种高电压的情况下，集 成电路中的半导体原件和其他零部件容易被巨大的电能影响，从而发生破坏。 关键词：集成电路；ESD防护技术；防护应用 0 引言 极管器件缺少回滞，所以目前二极管的防护检测技术通常是 利用轨到轨的方法。 随着现代社会的不断进步，静电防护越来越受到人们的 重视。作为集成电路生产的重要组成技术，静电防护技术对 于电路的生产和使用具有重要意义。本文以集成电路的静电 防护为中心，介绍了静电放电现象的成因，以及静电防护技 术的器件与原理，最后针对目前 ESD 防护技术具体应用进 行了探讨。 图 1 简单的 NPN 晶体管结构图 1 集成电路的 ESD 现象产生的原因 3 ESD 防护技术的应用 集成电路在运转的过程中，会产生许多电子引力，物体 ■ 3.1 全芯片防护技术 在彼此接触的过程中也会产生摩擦力，从而产生使物体带 在集成电路的生产制造过程中，静电放电现象会对集成 上不同的电荷，如果产生的电荷无法进行及时有效的传递、 电路带来不同程度的破坏，目前全球的集成电路制造技术已 中和，那么电荷量就会越积越多，最后集成电路内部就会形 经朝着纳米化的方向发展，过去的某些生产技术会对集成电 成超高的电压，从而发生 ESD 现象。物体摩擦的速度、摩 路造成静电放电现象，降低集成电路对 ESD 现象的防护能 擦有效接触面、空气干燥程度、集成电路温度都会影响摩擦 力，进而影响集成电路的使用寿命和产品质量。所以当前全 产生的电荷的多少，从而影响 ESD 现象的强弱。而当一个 芯片防护技术成为了设计和制造集成电路的过程中的一种 本身不带电的集成电路被放入一个静电场中时，集成电路内 常用的技术，在全芯片防护技术中通过给 PAD 的周边安装 部某些部分就会受到静电场的影响，从而发生电荷的移动和 集成电路防护电路提高集成电路的静电防护性能。 堆积现象，此时如果另一个与自身所带电压不同的物体接触 ESD clamp 模块是电源 VDD 和 VSS 之间的箱味电路 时，集成电路就会受到瞬间的高电流影响而产生通电，也会 GGNMOS，ESD clamp 模块安放在芯片的四个角落，靠着 发生 ESD 现象。 VDD 与 GND 的 PAD 摆放，当发生静电放电现象时进行电 流排放，同时还能够保证电压的箱位，使得芯片内部的电压 2 ESD 基本的防护器件 不会太高。 ■ 2.1 电阻 基于对静电放电现象的分析，我们可以看出集成电路造 电阻是集成电路中的重要组成部分，电阻是结构最简单 成的破坏较强且难以恢复。全芯片防护技术使用的 power 的无源器件，也是 ESD 防护技术的重要部分，目前常用的 clamp 是置于 VSS 以及 VDD 之间，将静电防护电路分为动 是 N 型阱电阻。 态与静态防护电路两种防护形式。静态的 power clamp 能 ■ 2.2 双极型晶体管 够给集成电路提供一个