嵌入式时钟与电源管理.pptVIP

嵌入式时钟与电源管理 第一页，共三十四页，2022年，8月28日 主要内容 时钟与电源管理概述 时钟发生器 电源管理 时钟与电源管理特殊功能寄存器 第二页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 模块组成 时钟与电源管理模块 第三页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 特点描述 两个锁相环（PLL） 主锁相环 （MPLL） USB锁相环 （UPLL） UCLK（48M） 用于USB 电源为2.0V时，最高频率266MHz； 电源为1.8V时，最高频率为200MHz。 第四页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 具有4种电源管理模式： NORMAL模式 SLOW模式 IDLE模式 Power_OFF模式 锁相环工作 为CPU和所有片内外设提供时钟 此模式系统功耗最大 锁相环不工作 CPU等直接使用原始时钟、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低 停止为CPU提供时钟，CPU不工作（其外设均工作） 退出方法： 任何中断请求可唤醒CPU工作，退出空闲模式 时钟模块断电，除了唤醒电路之外所有部分均不供电 系统需分成两部分供电。此模式功耗最低 退出方法：用中断唤醒必须设置外中断 第五页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 功耗管理 静态功耗（忽略） 基于CMOS电路芯片的功耗 动态功耗 （门电路电容充放电） 动态频率调节：由频率调度程序负责在运行过程中针对不同的运算要求，动态调度系统时钟的频率，以达到降低功耗的目的。 例如：S3C2410A中的MPLL，在外接时钟源频率已经固定的情况下，通过软件设置特殊功能寄存器MPLLCON，改变输出的时钟频率。 用于USB的UPLL，通常使用48MHz，不改变。 与电源电压的平方成正比 时钟信号的频率成正比 第六页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 功耗管理（续） S3C2410A节能功耗管理 对于某些应用场合，事先确定工作频率，在初始化时设定锁相环对应参数，启动后就工作在较低的频率 NORMAL模式，通过设置CLKCON的值，把不使用的外设或控制器的时钟信号切断，以节省功耗 IDLE模式下，停止到ARM920T的时钟 在Power_OFF模式下，切断除唤醒逻辑外的全部片内外设电源 S3C2410A中，FCLK是主时钟，可以由软件调节时钟分频比，产生不同频率的HCLK和PCLK，以适应不同的方案，减少功耗。 第七页，共三十四页，2022年，8月28日 1.时钟与电源管理概述 时钟与电源管理用到的S3C2410A引脚信号 如书P194页表6-1 注意: nRSTOUT，PWREN，OM[3:2],C LKOUT[1:0] 第八页，共三十四页，2022年，8月28日 主要内容 时钟与电源管理概述 时钟发生器 电源管理 时钟与电源管理特殊功能寄存器 第九页，共三十四页，2022年，8月28日 2.时钟发生器 时钟与电源管理结构框图 电源管理模块 MPLLCLK 晶振,外部时钟 振荡放大器 UCLK FCLK PCLK FCLK 时钟源、MPLL、UPLL、时钟控制器、电源控制器等 第十页，共三十四页，2022年，8月28日 2.时钟发生器 时钟源的选择 S3C2410的时钟可以选用晶振(XTAL)，也可以使用外部时钟（EXTCLK），由系统复位时，在复位信号上升沿对引脚OM3、OM2所测的状态来确定。其对应关系如下表所示。 OM[3:2]值 主时钟源 USB时钟源 00 晶振（XTIpll,XTOpll） 晶振（XTIpll,XTOpll） 01 晶振（XTIpll,XTOpll） EXTCLK 10 EXTCLK 晶振（XTIpll,XTOpll） 11 EXTCLK EXTCLK 第十一页，共三十四页，2022年，8月28日 2.时钟发生器 S3C2410A片外时钟源的连接 虽然在启动MPLL就接通，但是MPLL的输出Mpll，在软件写一个合法的设置值到MPLL控制寄存器以前，不会作为系统时钟。在合法的值设置以前，从外部晶振或EXTCLK来的时钟源将被直接的用作系统的时钟。 当OM[1:0]=11时，OM[3:2]被用作确定测试模式。 第十二页，共三十四页，2022年，8月28日 2.时钟发生器 锁相环（两个锁相环MPLL和UPLL） 通过MPLLCON