湖北文理学院数电期末考试题库课案.docxVIP

PAGE PAGE 2 一、单项选择题(每小题2分，共20分) 多谐振荡器有（ C ）个稳态 A．两个稳态 B．一个稳态 C．没有稳态 D．不能确定2．五进制计数器的无效状态有（ A ） A．3 个 B．4 个 C．11 个 D．0 个3．为了把串行输入的数据转换为并行输出的数据，可以使用（ B ） A．寄存器 B．移位寄存器 C．计数器 D．存储器4．从多个输入数据中选出其中一个输出的电路是（ B ） A．数据分配器 B．数据选择器 C．数字比较器 D．编码器5．TTL 或非门多余输入端的处理是( A ) A．悬空 B．接高电平 C．接低电平 D．接“1” 逻辑函数 F1、F2、F3 的卡诺图如下图所示，他们之间的逻辑关系是（ B ） A．F3=F1?F2 B．F3=F1+F2 C．F2=F1?F3 D．F2=F1+F3 C0AB C 0 AB 00 1 01 1 11 10 1 1 AB 00 C 0 1 01 11 1 10 1 1 1 AB 00 C 0 1 01 1 1 11 10 1 1 1 F F F31 2 F3 在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越 大），则说明化简后（ D ）。 A．乘积项个数越少 B．实现该功能的门电路少 C．该乘积项含因子少 D．乘积项和乘积项因子两者皆少 8．555 定时器不可以组成（ D ） A．多谐振荡器 B．单稳态触发器 C．施密特触发器 D．JK 触发器9．某逻辑门的输入端 A、B 和输出端 F 的波形下图所示，F 与 A、B 的逻辑关系是：( B ) A．与非 B．同或 C．异或 D．或 A B F 10．一位八进制计数器至少需要（ A ）个触发器 A．3 B．4 C．5 二、填空题(每空2分，共30分) D．10 1．5 个变量可构成 25 个最小项，全体最小项之和为 1 。 2．要构成 十进制计数器，至少需要 4 个触发器，其无效状态有 6 个 。 3．施密特触发器的最主要特点是具有 滞回 特 性 。 4．三态门输出的三种状态分别为： 高电平 、 低电平 和 高阻态 。 5．3 个地址输入端译码器，其译码输出信号最多应有 8 个 。 6．逻辑电路中，低电平用 1 表示，高电平用 0 表示，则称为_ 负 逻辑。7．触发器的输出状态由触发器的 输入_ _和 现态 决 定 。 8．基本逻辑关系有三种，它们是 与运算 、 或运算 、 非运算 。三、化简题(5分) 请用图形法（卡诺图）将下式化为最简与或式。（5 分） F ( A, B, C, D) ? ? m(0,1,4,9,12,13) ? ? d (2,3,6,10,11,14) 四、分析题(30分) 分析如下图所示电路的逻辑功能。（10分） 分析下面时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，说明电路能否自启动。（20 分） 五、设计题(15分) 用四位二进制加法计数器74LS161同步清零功能接成12进制计数器。并画出其有效状态循环图。（74LS161的状态表以及符号已给出，连线图可直接在已给符号基础上作图） （15分） CP CP ? ? ? ? ? CR 0 1 1 1 1 LD ? 0 1 1 1 输 EP ? ? 0 ? 1 入 输 出 ET ? ? ? 0 1 D D ? 3 2 D ? ? 1 D ? 0 Q Q Q Q 0 3 0 2 0 1 0 0 D D D D D ? ? ? 3 ? ? ? 2 ? ? ? 1 ? ? ? 0 3 D 保 2 D 1 D 0 保 计 持 持 数 一、单项选择题(每小题2分，共20分) 1．为了把串行输入的数据转换为并行输出的数据，可以使用（ B ） A．寄存器 B．移位寄存器 C．计数器 D．存储器2．和 TTL 电路相比，CMOS 电路最突出的优点在于（ D ） A．可靠性高 B．抗干扰能力强 C．速度快 D．功耗低3．当 JK 触发器在时钟 CP 作用下，欲使 Q n +1 = Q n ，则必须使( C ) A.J=0，K=1 B.J=1，K=0 C.J=K=0 D.J=K=1 从多个输入数据中选出其中一个输出的电路是（ B ） A．数据分配器 B．数据选择器 C．数字比较器 D．编码器5．计数器主要由（ B ）构成 A．与外门