一种多芯片并行转换的数据采集方法.docxVIP

一种多芯片并行转换的数据采集方法 模数转换器联线协同 目前，探测器的价格、功能结构和体积正在逐渐减少。串行DAC、串行EPROM应用需求日趋旺盛。串行比并行数据传输无疑具有许多优势, 然而模数转换特别是高精度芯片却不得不用十来条数据线与CPU相连。应用串并转换方法会造成速度下降, 还增加器件。因此迄今, 模数转换器的连接引脚十分复杂、联线多, 给可靠性、抗干扰性带来麻烦。怎样才能不增加开销、不降低速度和精度却能削减大量联接的引脚?本文提出的方法能解决这个问题。 一、 采用双积分式和逐次进线转换 A/D转换主要由比较器、D/A或积分器、时钟及控制逻辑电路组成。主要采用的两种转换原理是逐次渐进和双积分式。前者利用逐位置“1”经D/A与输入量比较;后者则按输入积分时间加参考量积分时间为零计数。它们有哪些共同特点?转换中有哪些输出量可作采集对象?下面让我们分别讨论它们的原理。 1. voi转换结果 转换步骤: 1) 转换开始由控制逻辑对S.A.R清零; 2) 在时钟信号作用下使S.A.R最高位置“1”; 3) 对S.A.R输出的“10...0”经D/A转换输出Vo; 4)Vi与Vo比较输出Vc=1ViVo,Vc=0ViVo; 5) 当Vc输出“1”表明数字过大, 清除高位“1”并置次高位;当Vc输出“0”表明比输入小, 保留这位并置次高位; 6) 未达LSB位转3) , 否则置转换结束。 由S.A.R逐次渐进寄存器保留的便是转换结果。从以上原理可知, 转换开始到结束的时延, 时钟均为已知, 它们应与输入有某种对应的关系。 下面一节我们将讨论它的采集方法。 2. 计数停止转换 转换步骤: 1) 初始态计数器:Qn,Qn-1, …Q1,Q0全为零; 2)Qn=0期间开关S指向A,Vi经积分得到V。为负,Vc=1时钟通过与门这期间计数器按CLK计数; 3) 到达Qn-1,Qn-2, …Q1,Q0全为1,Qn从0变1时, 开关S接通负Vr, 经积分器Vo大于零并逐渐达到零,Vc=0从而关闭与门, 停止计数。 当计数停止, 芯片便发出转换结束信号, 转换结果就是计数值本身。 积分公式: Vo=?1τ∫T10Vidt?1τ∫T2T1(?Vr)dt 当T2过后,Vo=0时刻的计算结果应为 Vo=Va+Vb=1τ∫2nTc0Vidt?1τ∫λTc0(?Vr)dt=0 整理得: ?2nTcτVi+λTcτVr=0即∶λ=2nVrViλ∝Vi 当Vo从0经T1、T2再回到0期间, 由积分公式可推导出计数结果,λ与Vi的平均值成正比, 若选则Vr与2n成1∶1关系, 即作为所求。两种方式的不同在于, 对未知的输入信号Vi经已知计数时钟2n做一次积分, 2n+1个时钟后再对已知Vr参考电压做二次积分, 当Vo回到零时, 计数器的数据刚好就是转换结果。换句话说, 输入信号的大小与时钟CLK有某种关系。掌握了CLK的起动与停止, 计数器完全可利用CPU内部资源。 通过以上两种转换原理的探讨我们不难找到转换的二进制对象, 并由CPU直接处理而不再读转换器的并行数据, 实现采集目的。 二、 实现方法 1. 双积分式a/d 如前所述, 对双积分式转换, 要找到时钟的起始和停止计数信号, 以便把A/D芯片内部的计数器功能转给CPU, 从CLK直接读取A/D的转换数据。我们给出ICL7135与51单片机的连接电路, 如图3所示。 作为双积分式A/D, ICL7135精度14位二进制。其中CLK取自8031的ALE, 经四分频即以500KHz时钟速率计数;由8031p3.1发300ns正脉冲, 作为RUN/HOLD启动信号;8031中T1设置成外部计数方式并接收CLK, 因最大转换范围10000, 故计数初值为#D8EFH;由INT1测试A/D的BUSY输出, 以便起停T1。程序见三节。 凡双积分式A/D均可照 此方法连接, 如ICL7109为DIP40脚, 如用此方法可免去12条数据引脚, 节省大量劳动。仅将STATUS取代BUSY信号即可, 本文不再赘述。 2. 逐次比较式转换 我们看到逐次比较寄存器的大小是靠从高到低置位产生的, 换句话说比较的时延与信号的大小成正比, (不考虑信号正负) 因此我们可以测量转换脉冲的宽度, 再参考输入信号极性, 就能测知逐次比较式转换的结果。以ADC0809芯片为例, 图4所示说明逐次渐近式串行采集原理。 8031中To设置成定时方式, GETE=1, TRo=1, 当EOC指示转换开始时INTo=1才启动计数;直到EOC指示转换结束INTo=0, To立即停止计数。此时THoTLo的内容可代入下列公式求取转换结果Dx: 如图1所示 如图2所示 其中计数速率=1/12晶振频率, 时钟CLK=1/24晶振频率, 2n-1相当于VREF/