一种0-bi在cpu卡中的应用.docxVIP

一种0-bi在cpu卡中的应用 1 降低功耗的设计 自法国率先开发世界第一张ic卡以来，ic卡已广泛应用于金融、交通、医疗、身份证明、通信等领域，形成了一个全球新兴的科技产业。目前,IC卡最大的应用是在通信和银行领域。2000年,世界范围IC卡产量为13亿张,其中80%用于通信,12%用于银行,而其它应用只占了8%。可以看到,大部分的IC卡都将应用在手持设备中。这就要求IC卡在技术上应当尽量降低功耗,从而降低手持设备中电池的重量,并延长电池的使用时间。 IC卡将向一卡多用的方向发展,对数据存取的可靠性和安全性也提出了更高的要求。CPU卡由于其可以进行复杂的信息处理和计算、适应多应用的要求而逐渐成为IC卡的主流。一个典型的CPU卡包括有CPU、EEPROM、RAM、ROM和相关的控制逻辑。为了缩短设计周期,CPU、EEPROM、RAM和ROM通常采用已有的IP核。因此,CPU卡的设计,往往是基于IP核的设计。基于IP核的设计固然有其简化设计、缩短设计周期的有利之处。但由于设计自由度的降低,也使设计的优化空间大大缩小。基于IP核设计的优化(比如功耗的优化)往往与一般电路的设计优化不同,更多的是行为级的优化而非电路级的优化。 本文介绍一个基于8位CPU(6805)的CPU卡用芯片的设计,着重介绍设计中采用的通过地址总线编码降低系统功耗的低功耗设计方法。此芯片包括一个8位微处理器、16 kbyte ROM、8 kbyte EEPROM、384 Byte RAM和一个兼容ISO 7816的串口。由于采用了低功耗设计方法,在电路复杂度变化不大的情况下,整个芯片的功耗得到了有效的降低。 2 芯片保护电路 设计的CPU卡用芯片是一个通过串行接口与外界(读卡器)通信的接触式CPU卡用芯片。芯片以一个8位架构的CPU(6805)作为核心,并通过内部总线(16位地址总线,8位数据总线)将片上存储器、内部逻辑电路和CPU联系起来。芯片的总体结构如图1所示。 其中的6805 CPU是进行运算和对存储器操作的核心部件。外部接口设备通过串口I/O对CPU卡发出命令,固化在ROM中的片上操作系统(COS)对命令做出解释,随后8位CPU进行相应的操作——通过总线对存储器进行读写操作,并进行数据的运算。384字节的RAM用作CPU进行运算时的数据存储器。16 kbyte的ROM 则存储了操作系统。8 kbyte的EEPROM是用户的数据存储区,擦写EEPROM所需的高压通过集成于芯片上的电荷泵产生。芯片上还集成有两个8位随机数发生器,可以提供16位的随机数。为了对抗可能的从硬件和软件上对卡的攻击,芯片电路中设计了相应的保护电路。其中,包括电压监测电路、时钟频率监测电路、软熔丝电路和严格的存储器存取控制逻辑。对I/O串口、安全逻辑(电压、时钟频率监测)、EEPROM和随机数发生器的控制都是通过特殊功能寄存器来完成的。这些特殊功能寄存器通过总线与CPU同相关的模块相连接。从芯片结构图(图1)中清楚地看到,总线(包括地址总线和数据总线)在整个电路中连接了所有的模块。整个芯片通过5个触点与外部接口设备连接。Vcc和GND是电源和地触点,外部接口设备通过这两个触点对芯片供电。此芯片既可工作于3 V电压系统下,也可工作于于5 V电压系统下。CLK是外部时钟触点,外部接口设备通过这个触点提供最高工作频率为5 MHz的外部时钟。RST触点用来为整个芯片的内部电路提供复位信号。I/O触点则提供了与外部接口设备的串行输入/输出接口,外部接口设备将通过I/O触点对卡发出命令,并得到卡对命令的回复。 3 总地址打印编码的效率设计方法 3.1 提高开关总功耗的措施 众所周知,CMOS电路的功耗可以分为静态功耗和动态功耗。CMOS电路的静态功耗在整个功耗中所占的比重很小。决定CMOS电路功耗大小的是电路的动态功耗。 CMOS电路的动态功耗也可以分为两类。第一类是交变功耗。当输入是非理想阶跃波时,在输入上升沿或下降沿的瞬间,CMOS电路中的P管和N管会同时导通,由此导致的交变功耗在整个动态功耗中占的比重是10 % ～30%。另一类是开关功耗。此类功耗是电路中的纯电容负载充放电而消耗的。电容负载包括了连线电容负载和电路中各个门作为上级电路输出负载的门电容。由于开关功耗是门翻转对电容负载充放电的结果,因此,开关功耗是负载电容和逻辑翻转率的函数。计算开关功耗的公式为: Ρc=V2dd/2∑?nets(i)(Cloadi×ΤRi)(1) 式中,Pc为电路中总的开关功耗,Vdd为电源电压,Cloadi为电路中第i条连线上的电容负载总和,TRi为电路中第i条连线上的翻转率(每秒翻转次数)。 由于对CMOS电路功耗大小起决定性作用的是动态功耗,而开关功耗占整个动态功耗的70%～90%,因此,如果能够降低