半加器全加器4位奇偶发生器设计实验报告.docVIP

评分 评 分 《数字逻辑实验》报告 2 姓名 王僖 学号 教师 刘学民 时间 周一（7-10） 地点 计算机学院大楼 704机房 机位 38 分立元件构成半加器和全加器 实验 实验目的 掌握组合逻辑电路的功能测试 学会二进制数的运算规则 掌握构造半加器和全加器的逻辑功能 原理 半加器是对两个一位二进制数进行相加，产生“和”与“进位”。根据半加器逻辑表达式可知，半加器的“和”Y是A、B的异或，而“进位”Z是A、B的相与。故半加器可用一个集成异或门和两个与非门组成。 全加器将两个一位二进制数及来自低位的进位Ci-1进行相加，产生“和”Si与“进位Ci”。构成全加器的方法有多种：可用异或门和与非门等门电路组成、可用若干与门组成也可用半加器和或门组成。 实验步骤 1）先用74LS00和74LS86芯片搭建成半加器，并测试其功能，记录结果。 2）如上构建两个半加器然后配合其他门电路构成全加器，并测试其功能，记录结果。 实验数据 半加器 输入 输出 A B Y Z 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 全加器 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1