数电重点名词解释.docVIP

2、D 触发器和D 锁存器的区别。 D 触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而不是时钟控制的电平敏感的设备。锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路？ 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC /OD门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门， 应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (6) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻 1、同步电路和异步电路的区别是什么？ 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 2、可编程逻辑器件在现代电子设计中越来越重要，请问： (1) 你所知道的可编程逻辑器件有哪些？ 答：ROM(只读存储器)、PLA(可编程逻辑阵列)、FPLA(现场可编程逻辑阵列)、PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)，EPLD(可擦除的可编程逻辑器件)、FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)等，其中ROM、FPLA、PAL、GAL、EPLD 是出现较早的可编程逻辑器件，而FPGA 和CPLD 是当今最流行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而CPLD 是基于乘积项结构的。 1、基尔霍夫定理的内容是什么？ 答：基尔霍夫定律包括电流定律和电压定律。电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零；电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 5、FPGA 和ASIC 的概念，它们的区别。 答：FPGA 是可编程ASIC。 ASIC：专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。 平板电容器的公式。 答：平板电容器的电容公式如下： C=εS/4πkd? 式中? ε为介电常数，k 为静电力常量，S 为上下金属板的正对面积，d 为上下金属板之间的距离。 图(1) 典型输入特性曲线 图(2) 典型输出特性曲线 图(3) 直、交流负载线，功耗线 4、基本放大电路的种类及优缺点，广泛采用差分结构的原因。 共射：既放大电流又放大电压。输入电阻居中，输出电阻较大，频带窄。多用于低频放大电路。 共基：只放大电压不放大电流。输入电阻小，电压放大和输出电阻与共射相当。频率特性最好。 共集：只放大电流不放大电压。输入电阻最大，输出电阻最小，具有电压跟随特性。用于放大电路的输入级和输出级。 广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。 8、选择电阻时要考虑什么？ 答：主要考虑电阻的封装、功率、精度、阻值和耐压值等。 1、在CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P 管还是N 管，为什么？ 答：用 N 管。N 管传递低电平，P 管传递高电平。N 管的阈值电压为正，P 管的阈值电压为负。在N 管栅极加VDD，在漏极加VDD，那么源级的输出电压范围为0 到VDD-Vth，因为