PLL频率综合器中整数和小数分频器设计与实现的中期报告.docxVIP

PLL频率综合器中整数和小数分频器设计与实现的中期报告 本次报告主要介绍PLL频率综合器中整数和小数分频器的设计与实现。 1.设计要求 本次设计要求实现的PLL频率综合器具有以下特点： （1）输出频率范围：500MHz-1GHz。 （2）输入的晶振频率：25MHz。 （3）采用整数分频器和小数分频器，实现精确频率控制。 2.设计方案 根据上述设计要求，本次设计采用如下方案： （1）采用一倍频的方式将输入频率转换为50MHz，再通过整数分频器进行控制，得到各个倍频的输出频率。 （2）采用小数分频器来调整输出频率，通过调整小数分频器的系数，实现对频率的精确控制。 3.实现过程 （1）整数分频器的实现 整数分频器采用基于锁相环的反馈分频器实现，具有以下特点： ①进制数（M）和（N）的取值关系决定了输出频率的大小，其中（M）为1至31之间的整数，（N）为一个固定值250。 ②锁相环的比例积分调节采用PI控制方式，实现对锁相环的稳定控制，从而实现对输出频率的精准控制。 （2）小数分频器的实现 小数分频器采用圆整取整和加余数的方式来实现，具体实现过程如下： ①设定一个小数分频器的系数（d），通过计算出理论上的输出频率（fin×d），再取整数部分离散化，即可得到整数分频器的进制数（M）。 ②计算出余数部分，即（fin×d-M×fout）/fout，通过一个单周期的计数器来实现加余数的功能，并通过定时器来控制该单周期的时长，从而实现对输出频率的精确控制。 4.实验结果与分析 经过实验验证，整数分频器和小数分频器的设计能够准确地实现对频率的控制，输出频率范围在500MHz-1GHz之间，并能够实现对频率的精确控制。通过调整小数分频器的系数，可以精确地控制输出频率。 5.总结 本次设计实现了PLL频率综合器中整数和小数分频器的设计与实现。通过实验验证，能够准确地实现对频率的控制，输出频率范围在500MHz-1GHz之间，并能够实现对频率的精确控制，符合设计要求。在实现过程中，主要采用了基于锁相环的反馈分频器和小数分频器的方法来实现。