ccd驱动电路的4种设计方案.docxVIP

ccd驱动电路的4种设计方案 1 线阵cd驱动电路 由于精度高、分辨率高、性能稳定、能耗低、寿命长等特点，该算法广泛应用于图像育种和非接触测量领域。在CCD应用技术中,其赖以正常工作的驱动信号的产生电路比较复杂,驱动电路的设计也就成为其应用中的关键问题之一。由于不同厂家生产的CCD其驱动时序不尽相同,而同一厂家的不同型号的CCD其驱动时序也不完全一样,使CCD的驱动电路很难规范化、产品化。因此,许多CCD用户必须面对驱动电路的设计问题。 CCD时序脉冲信号是一组周期性的、关系比较复杂的脉冲信号,它是影响CCD器件的信号处理能力、转移效率、信噪比等性能的一个重要因素。线阵CCD驱动电路通常有4种方式实现:EPROM驱动法(或E2PROM)、IC驱动法、单片机驱动法以及可编程逻辑器件(PLD)驱动法。文中对这4种方法进行了说明和比较,并给出了使用TCD1208AP基于PLD方法设计的实例。 2 sdi表1 CCD是Charge Coupled Device的简称,是由一系列相邻的MOS(金属-氧化物-半导体)存储单元构成。其工作原理是:光敏元在受到外界光照射时可以产生电荷,此电荷被存储在MOS存储单元中,而产生的电荷的多少与光的强度和照射时间成正比。在一定时序的外加电压驱动下,CCD中存储的电荷可以一个接一个地顺序移出,这样,CCD的输出端就产生了与存储电荷成正比的输出电压。以下以2160像元的TCD1208AP(TOSHIBA公司的线阵CCD)为例,介绍不同的驱动方法。 2.1 状态最优可擦除拉trt 器件TCD1208AP的时序如图1所示。 其中:SH为光积分脉冲信号;Φ1,Φ2为时钟脉冲信号;RS为复位脉冲信号;SP为采样保持脉冲信号。 由图1中的时序可以看出:在SH、Φ1、Φ2、RS和SP 5个信号中,最窄的是AB段,即SP和RS 两个信号的高电平部分,各个信号的任何部分都是AB段的倍数。根据这一特点,将这组信号以AB段为基本单位划分为若干个等时间间隔,称为状态。时钟波形电平变化发生在一定状态变化时刻,这样任意一路信号都被分为上万个状态,处于某一状态时,各路信号或1或0,构成一个状态的数据,将数据依次装入可擦除只读存储器EPROM中,只要等时间间隔地依次输出这些数据就形成了CCD所需的各路波形。例如:SH对应EPROM的D7位;Φ1对应D6;Φ2对应D5;RS对应D4;SP对应D3,这样就可以写出一系列二进制编码,即:48H,40H,40H,50H,C8H,C0H,C0H,D0H,C8H,C0H,C0H,D0H,48H,40H,40H,50H,28H,20H,20H,30H,以后从48H,40H,40H,50H,28H,20H,20H,30H重复1 110次(根据CCD的积分周期确定移位脉冲个数,同时考虑暗电流信号和空脉冲个数,可参照CCD器件手册),将这些二进制编码预先固化在EPROM指定的单元内,当电路工作时,就可将EPROM中的数据依次读出,产生相应的信号。 2.2 jk触发器输出 在设计中,使用同一时钟对几路脉冲进行控制,以保证相互间确定的时间关系。再用分频器对时钟脉冲进行分频以产生各路脉冲所需的波形。图2为采用这种方法设计的逻辑电路图。 (1)用与非门(或斯密特触发器74LS14)74LS00组成环形振荡器作为时钟,频率为3 MHz.经3分频电路输出再和时钟输出相与非即得ˉRSRSˉˉˉˉ脉冲,频率为1 MHz. (2)3分频输出端再接JK触发器组成的2分频电路。其输出即得到ˉΦ1?ˉΦ2Φ1ˉˉˉˉ?Φ2ˉˉˉˉ脉冲。 (3)由3个10分频(十进制计数器)和1个2分频电路进行脉冲延时,然后去控制JK触发器就得到了所需的ˉSΗSHˉˉˉˉˉ脉冲的周期。在SH脉冲低电平期间,两列移位寄存器需输出2 220/2个脉冲。所以SH脉冲周期必须大于(或等于)1 110个Φ1(亦Φ2)脉冲周期。这里用3个10分频和1个2分频电路可得SH的周期大于2 000个Φ1周期。若设CCD采光时间即SH周期为1 400个Φ1周期,当计数器计满1 400脉冲时用与非门引出信号使JK触发器和计数器置0。JK触发器翻转即输出了ˉSΗSHˉˉˉˉˉ脉冲的前沿。随后,由3分频的ˉQ1Q1ˉˉˉˉ端输出触发JK触发器再次翻转,JK触发器翻转回即到ˉSΗSHˉˉˉˉˉ脉冲的后沿。ˉSΗSHˉˉˉˉˉ后沿比ˉΦ1提前跳变,满足波形要求。 电平转换电路一般采用MOS驱动器(如DS0026,74HC04等)把ˉSΗ?ˉΦ1?ˉΦ2?ˉRS反相即得所需的SH,Φ1,Φ2,RS脉冲。 2.3 典型线阵cd的驱动时序出现以后果 由于大多数CCD应用系统都含有单片机,这使有关CCD应用系统开发者十分自然地考虑用单片机的并行锁存输出口输出所需的驱动脉冲信号,实现对