多体交叉存储器设计-北京交通大学.pdf

计算机组成原理研究性教学 ——多体交叉存储器设计 北京交通大学 一、多体交叉存储器概述 多体交叉存储器，就是由多个RAM 模块构成，每个模块有相同的容量和存 取速度，各模块有各自独立的地址寄存器、数据寄存器、地址译码器、驱动和读 写电路，它们能并行、交叉工作。CPU 在一个周期内交叉访问每个RAM ，若存 储器由n 个RAM 构成，则存储器的工作速度可提高n 倍。它是在多总线结构的 计算机中，提高系统的吞吐率的最有效方法。 具体优化原理：每个存储体本身存取时间并不变，但CPU 在全过程中交叉访 问各个RAM ，使n 个RAM 的存取过程可以同时进行，因此可以在一个存储时间 内写入n 位，相当于提升n 倍存取速度。 二、设计内容及要求 设计一个容量为 64KB 的采用低位交叉编址的 8 体并行结构存储器。画出 CPU 和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范 围（用十六进制数表示）。 相关知识点：交叉存储器结构；存储器并行工作原理；译码电路设计；地址、 数据和控制电路设计。 三、设计方案 单片存储芯片容量为64KB/8 = 8KB ； 地址线A -A 作为片选信号，分别连3-8 译码器的A 、B 、C 端； 0 2 地址线A -A 作为块内地址，分别与各芯片相连； 3 14 地址分配： RAM ：0000H、0008H、……、FFF8H ； 0 RAM ：0001H、0009H、……、FFF9H ； 1 RAM ：0002H、000AH、……、FFFAH ； 2 RAM ：0003H、000BH、……、FFFBH 。 3 RAM ：0004H、000CH、……、FFFCH 。 4 RAM ：0005H、000DH、……、FFFDH 。 5 RAM ：0006H、000EH、……、FFFEH 。 6 RAM ：0007H、000FH、……、FFFFH 。 7 连接示意图：译码器使能端G 接5V 电源，非使能端 、 接MREQ。 1 2 2