数字电子钟设计.docVIP

数字电子钟设计 系,院,,机电工程学院 班级,机设083 姓名, 学号,********** 数字电子时钟 一、数电课程设计的目的: 数字电子技术课程设计是在学习完数字电子电路课程之后，按照课程教学的要求，对学生进行综合性训练的一个实践性教学环节。主要目的是培养学生综合运用理论知识能力，分析问题和解决问题的能力，以及根据实际要求进行独立设计的能力;了解数字电子电路的一般设计方法，初步掌握数字电子线路安装、布线、焊接、调试等基本技能;熟练掌握电子电路基本元器件的使用方法，训练、提高读图能力;掌握组装、调试方法。 二、设计题目及内容 1、设计题目:数字电子时钟 2、内容和要求: (1)时间以60秒为一个周期; (2)显示秒; (3)根据要求阅读数字时钟电路原理图，阅读教材及查找相关资料，叙述工作原理; (4)画出包含+5伏的稳压电源在内的原理电路图，根据原理图画出对应的印刷电路图，并在图中标出元器件的符号及代码; (5)安装、焊接、连线、调试电路(只提供秒计时的两位电路元件，其他元件可自备。); (6)最后提交调试好的设计作品，撰写并提交实验、调试报告，解答思考题。 三、功能及工作原理: 本电路由CD4060、74LS74产生秒时钟信号;由CD4518、74LS00组成60进制计数器;CD4511为显示译码及驱动电路;与非门组成校时电路。 数字电子钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用振荡器电路构成数字钟。(本课程设计仅设计以60秒为一周期的秒计时器。)下面是以24小时为一周期的现实时分秒计时器的工作原理。 数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 四、设计任务及电路框图简介 设计电路能够自动跳动，而且以六十秒为一周期，从00依次跳到59，然后再跳到00，如此循环。电路具有直接清零功能。 CD4511是一个用于驱动共阴极 LED (数码管)显示器的 BCD 码—七段码译码器，特点:具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。 CD4518是一个双BCD同步加法计数器，这两个加法器串联在一起产生60进制。 脉冲通过石英晶体振荡器及4060和74LS74产生。4060和74LS74将晶体振荡器的频率从32768Hz降低到1Hz，得到单位时间的秒脉冲。这1Hz的脉冲作为4518的时钟脉冲，从而使得显示器显示的时间正好是1秒。 五、总电路原理图 六、参数估计与分析 为了使得输出的电平频率为1HZ，石英晶体振荡器的频率应该是32768HZ。 二极管的导通电压时3.6伏左右，所以外接电源的电压需在5V左右。 七、所用元器件型号及参数 1 RJ-22MΩ-1/4W 电阻器 品名 规格型号 数量 1 RJ-200k,-1/4W 电阻器 1 5V集成稳压器 LM7805 214 RJ-300,-1/4W 电阻器 双面印制板 10X15(cm) 1 2 电容器 CC1-30pF (瓷片) 共阴极数码管 BS201A/0.5英寸 2 1 32.768kHz 石英晶体振荡器 集成显示译码器 2 CD4511 小型按键单开关 8×8mm(长×宽) 1 集成14位计数器 1 CD4060 ,0.5mm 多股细导线 集成双BCD计数器 1 CD4518 ,0.8mm 焊锡丝 1 集成双D触发器 74HC74 集成逻辑与非门 74HC00